注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于多核DSP并行调度机制的实现

  2. 光电经纬仪是最早、最广泛应用于飞行器测控领域的光电跟踪测量设备，它 的组成部分包括大地测量光学经纬仪、激光跟踪测量系统、微机控制系统与图像 处理系统组成。光电经纬仪通过记录飞行过程中的目标图像，并测量传动机架的 角度，从而获得目标飞行参数，它在飞行实况记录中发挥重要的作用 [1] 。此外， 它还可以实现迅速定位目标位置和自动跟踪高速目标，已被广泛地应用于诸如航 天发射、飞行器测控等光电测量领域 [1] 。 随着数字图像处理等技术的发展，光电经纬仪由胶片式成像向数字式成像转 变。此外，高帧速率、

  3. 所属分类：硬件开发

    • 发布日期：2018-01-13
    • 文件大小：2097152
    • 提供者：drjiachen

  1. 基于复杂SoC中可综合的模拟及射频模型设计与应用

  2. SoC定义的基本内容主要表现在两方面：其一是它的构成，其二是它形成过程。系统级芯片的构成可以是系统级芯片控制逻辑模块、微处理器/微控制器CPU 内核模块、数字信号处理器DSP模块、嵌入的存储器模块、和外部进行通讯的接口模块、含有ADC /DAC 的模拟前端模块、电源提供和功耗管理模块，对于一个无线SoC还有射频前端模块、用户定义逻辑（它可以由FPGA 或ASIC实现）以及微电子机械模块，更重要的是一个SoC 芯片内嵌有基本软件（RDOS或COS以及其他应用软件）模块或可载入的用户软件等。  　　

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：160768
    • 提供者：weixin_38743968

  1. 基于Nios II与LabVIEW的任意波形系统的设计和实现

  2. 目前，基于直接数字频率合成DDS（Direct Digital Frequency Synthesis） 是一种以固定的精确时钟源为基准，利用数字处理模块产生频率和相位均可调的输出信号的技术。DDS部分功能由FPGA来实现，微处理器芯片用于完成控制功能，这种结构电路复杂，开发周期长，系统的软硬件升级也存在困难。用户通过拨码开关输入所需频率信号的数据，利用单片机寻址相应的频率控制字，输入DDS芯片内核，通过改变调用ROM表中频率控制字的地址，来实现输出频率跳变的目的，同时在DDS输出端增加一个低通

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：344064
    • 提供者：weixin_38690830

  1. 基于Microblaze系统的A/D数据采样与实现

  2. MicroBlaze软内核是一种针对Xilinx FPGA器件而优化的功能强火的32位微处理器，适用于所有现产的FPGA器件。MicroBlaze软内核和其它外设IP核一起，可以完成可编程系统芯片(SOPC)的设计。MicroBlaze软内核采用RISC(reduced instruction system computer)架构和哈佛(Harvard)结构的32位指令和数据总线，内部有32个通用寄存器R0～R31和2个特殊寄存器程序指针(PC)和处理器状态寄存器(MSR)。MicroBlaze

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：337920
    • 提供者：weixin_38690402

  1. 基于FPGA的微处理器内核设计与实现

  2. 设计了基于FPGA并与MCS－51单片机指令兼容的高效微处理器内核。本内核改进了传统MCS－51单片机的体系结构，使每个机器周期只需一个时钟周期，提高了指令的执行效率。同时增加了硬件看门狗及软件复位功能，提高了系统的可靠性和抗干扰能力。本内核通过了功能仿真并下载到FPGA中成功运行。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：102400
    • 提供者：weixin_38565801

  1. 嵌入式系统/ARM技术中的QuickLogic的FPGA了嵌入安全数字I/O

  2. 为了帮助消费电子设计师加快产品设计，QuickLogic日前在其Eclipse II微瓦功率FPGA中嵌入SDIO(安全数字输入输出)主机控制器IP内核。该公司还准备为其PolarPro FPGA提供SDIO IP支持。 　　该公司正提供基于QL8325和QL8150 Eclipse II FPGA的参考设计。SDIO参考设计平台可实现英特尔PXA27x嵌入式微处理器与SDIO外设和SD存储器间的桥接及控制功能。英特尔PXA27x系列处理器专门针对移动设备而设计，如需要多媒体功能、低功耗、高安全

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：38912
    • 提供者：weixin_38675797

  1. 基于FPGA的微处理器内核设计与实现

  2. 与传统投片实现ASIC相比，FPGA具有实现速度快、风险小、可编程、可随时更改升级等一系列优点，因而得到了越米越广泛的应用。MCS-51应用时间长、范围广，相关的软硬件资源丰富，因而往往在FPGA应用中嵌人MCS-51内核作为微控制器。但是传统MCS-51的指令效率太低，每个机器周期高达12时钟周期，因此必须对内核加以改进，提高指令执行速度和效率，才能更好地满足FPGA的应用。 通过对传统MCS-51单片机指令时序和体系结构的分析，使用VHDL语言采用自顶向下的设计方法重新设计了一个高效的微

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：238592
    • 提供者：weixin_38590989

  1. CRAIS：大数据FPGA上基于交叉开关的互连方案

  2. 片上互连对多处理器片上系统（MPSoC）设计范例提出了重大挑战，尤其是在大数据时代。 关于最新技术，基于交叉开关的互连方法对于基于FPGA的小规模异构MPSoC仍然有效。 本文提出了一种基于交叉开关的片上互连方案，称为CRAIS。 CRAIS利用微处理器和MPSoC中的知识产权（IF）内核之间的可重新配置纵横开关互连。 硬件互连可以在执行期间动态重新配置。 FPGA原型的经验结果表明，与最先进的StarNet方法相比，CRAIS可以实现超过7倍的加速，而它仅使用StarNet的21％-35％的硬

  3. 所属分类：其它

    • 发布日期：2021-02-25
    • 文件大小：1048576
    • 提供者：weixin_38628626

  1. 基于FPGA的微处理器内核设计与实现

  2. 基于FPGA的微处理器内核设计与实现、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：152576
    • 提供者：weixin_38736721

  1. 基于Microblaze系统的A/D数据采样与实现

  2. 1 MicroBlaze23软内核内部结构 　　MicroBlaze软内核是一种针对Xilinx FPGA器件而优化的功能强火的32位微处理器，适用于所有现产的FPGA器件。MicroBlaze软内核和其它外设IP核一起，可以完成可编程系统芯片(SOPC)的设计。MicroBlaze软内核采用RISC(reduced instruction system computer)架构和哈佛(Harvard)结构的32位指令和数据总线，内部有32个通用寄存器R0～R31和2个特殊寄存器程序指针(PC)

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：325632
    • 提供者：weixin_38526780