注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的等效时间采样

  2. 本文介绍了等效时间采样的基本原理、系统实现的具体方案。等效时间采样技术实现了利用低速的ADC器件对宽带模拟信号的采集，降低了系统对ADC器件的要求以及系统实现的复杂度。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：59392
    • 提供者：weixin_38743119

  1. 等效时间采样原理及基于FPGA的实现

  2. 在现代电子测量、通讯系统以及生物医学等领域，经常涉及对宽带模拟信号进行数据采集和存储，以便计算机进一步进行数据处理。为了对高速模拟信号进行不失真采集，根据奈奎斯特定理， 采样频率必须为信号频率的2 倍以上，但在电阻抗多频及参数成像技术中正交序列数字解调法的抗噪性能对信号每周期的采样点数决定，采样点数越多，抗噪性能越高。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：117760
    • 提供者：weixin_38724247

  1. 基于锁相环的高速示波器等效采样系统设计

  2. 采用小数分频锁相环芯片ADF4351作为采样时钟发生器，利用FPGA进行等精度测频，运用差频法顺序等效采样原理，设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟，利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样，使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源，系统在DC到500 MHz的设计带宽内保持了良好的噪声性能，信噪比优于基于DDS技术的等效采样系统。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：456704
    • 提供者：weixin_38689477

  1. 基础电子中的基于FPGA的等效时间采样原理的实现

  2. 在电阻抗多频及参数成像技术中正交序列数字解调法的抗噪性能对信号每周期的采样点数决定，采样点数越多，抗噪性能越高。当采样信号频率很高时，为了在被采样信号的一周期内多采样，就需要提高采样时钟的频率，但是由于系统的ADC 器件时钟速率并不能达到要求的高频速率或者存储处理速度等不能满足要求因此我们可以采用低速ADC 器件通过等效时间采样来对宽带模拟信号进行数据采集从而使系统易于实现。　　1 等效时间采样原理　　等效时间采样技术是把周期性或准周期性的高频、快速信号变换为低频的慢速信号。在电路上只对取样前的

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：129024
    • 提供者：weixin_38747592

  1. 基于FPGA的等效时间采样

  2. 等效时间采样技术实现了用低速模数转换器件对周期性宽带模拟信号的高速采集，降低了系统对ADC器件的速度要求，进而降低了系统实现的复杂度。在这里介绍了等效时间采样的原理和方法并提出了一种基于FPGA的等效时间采样方法。这种方法在被采集周期性宽带模拟信号的一个周期中可以实现等效时间采样的变频采样。

  3. 所属分类：其它

    • 发布日期：2021-01-28
    • 文件大小：3145728
    • 提供者：weixin_38608866

  1. 基于FPGA的等效时间采样原理的实现

  2. 在电阻抗多频及参数成像技术中正交序列数字解调法的抗噪性能对信号每周期的采样点数决定，采样点数越多，抗噪性能越高。当采样信号频率很高时，为了在被采样信号的一周期内多采样，就需要提高采样时钟的频率，但是由于系统的ADC 器件时钟速率并不能达到要求的高频速率或者存储处理速度等不能满足要求因此我们可以采用低速ADC 器件通过等效时间采样来对宽带模拟信号进行数据采集从而使系统易于实现。　　1 等效时间采样原理　　等效时间采样技术是把周期性或准周期性的高频、快速信号变换为低频的慢速信号。在电路上只对取样前的

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：253952
    • 提供者：weixin_38616435