采用小数分频锁相环芯片ADF4351作为采样时钟发生器，利用FPGA进行等精度测频，运用差频法顺序等效采样原理，设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟，利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样，使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源，系统在DC到500 MHz的设计带宽内保持了良好的噪声性能，信噪比优于基于DDS技术的等效采样系统。

提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现，以FPGA为逻辑控制芯片，DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上，重点分析了系统存在的偏移误差、时延误差和增益误差，并描述了一种误差矫正方法。通过实验测试，结果表明该设计能够实现1 GS/s的高速采样，并能完成明显的误差矫正。