注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DSP接口电路设计与编程

  2. 内容简介 本书以ADSP2106x、ADSP2116x系列高性能浮点DSP为主，介绍了以数字信号处理器(DSP)为核心的实时数字信号处理的系统设计，详细论述了DSP与多种外围接口电路的设计方法，包括各种存储器、模数和数模转换电路、异步串行接口、地址/数据复用总线、扩展I/O、CPCI总线，以及相关的软件编程和调试方法，还介绍了高速数字电路、数模混合电路的印制板设计方法。 本书面向通信、雷达和电子工程类领域的科研和工程设计人员以及相关专业的研究生和高年级本科生。 目录 第1章 DSP的结构和功能

  3. 所属分类：硬件开发

    • 发布日期：2009-09-26
    • 文件大小：10485760
    • 提供者：menglimin

  1. 基于FPGA的高速FIFO电路设计

  2. 在大容量高速采集系统项目的开发过程中，FPGA作为可编程逻辑器件，设计灵活、可操作性强，是高速数字电路设计的核心器件。由于FPGA内嵌存储器的容量有限，通常不能够满足实际设计电路的需求，需要外接SRAM、SDRAM、磁盘阵列等大容量存储设备。本文主要介绍高速FIFO电路在数据采集系统中的应用，相关电路主要有高速A/D转换器、FPGA、SDRAM存储器等。A/D输出的数据流速度快，经过FPGA降速后，位数宽，速度仍然很高，不能直接存储到外部存储器。在设计时，要经过FIFO缓存，然后才能存储到外部

  3. 所属分类：硬件开发

    • 发布日期：2010-06-17
    • 文件大小：192512
    • 提供者：hhzzhh0502

  1. 基于FPGA的简易可存储示波器设计 论文

  2. 基于FPGA的简易可存储示波器设计论文 摘要 引言 原理高速数据采集模块 FPGA控制单元 分频电路及产生A/D转换器的控制信号 FIFO功能单元设计 频率测量模块设计 液晶显示及键盘模块 USB通信单元 上位机应用程序设计 结语 参考文献： 等等附录

  3. 所属分类：硬件开发

    • 发布日期：2010-06-26
    • 文件大小：380928
    • 提供者：yangyunhappy

  1. VHDL：设计表示和综合

  2. 内容提要： 第一章 设计抽象与表示方法 设计挑战，设计表示与硬件描述语言，设计层次与特征，设计流程，系统芯片设计概念，电子设计自动化工具。 第二章 数字逻辑器件基础 常用通用逻辑器件，可编程阵列逻辑，通用阵列逻辑，CPLD，FPGA。 第三章 硬件的VHDL模型 设计实体，设计描述类型，综合与仿真建模，数据对象及其类型，多值逻辑与裁决。 第四章 组合和同步逻辑设计 组合逻辑电路设计，同步逻辑电路设计，LFSR计数器设计，基于FPGA的高速FIFO缓冲器设计。 第五章 控制逻辑有限状态机设计 M

  3. 所属分类：硬件开发

    • 发布日期：2013-09-10
    • 文件大小：19922944
    • 提供者：jingqiang13145

  1. 基于SOPC的现场总线多通道实时温度采集系统设计

  2. 系统采用Nios II软核处理器实现SOPC设计；采用热电偶构建温度采集前端电路，利用FPGA实现模数转换器ADC以及其他外围设备工作的控制；采集的数据利用乒乓控制原理存储在高速FIFO中，从而实现数据的高速无缝缓存和处理，并通过PROFIBUS现场总线实现与上位机之间的高速数据通信。

  3. 所属分类：其它

    • 发布日期：2020-07-26
    • 文件大小：101376
    • 提供者：weixin_38548394

  1. 基于FPGA 的嵌入式块SRAM 的设计

  2. 文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：88064
    • 提供者：weixin_38592758

  1. 一种基于FPGA 的嵌入式块SRAM 的设计

  2. 文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：343040
    • 提供者：weixin_38583278

  1. 基于FPGA+DSP的雷达高速数据采集系统的实现

  2. 激光雷达的发射波及回波信号经光电器件转换形成的电信号具有脉宽窄，幅度低，背景噪声大等特点，对其进行低速数据采集存在数据精度不高等问题。同时，A/D转换器与数字信号处理器直接连接会导致数据传输不及时，影响系统可靠性、实时性。针对激光雷达回拨信号，提出基于FPGA与DSP的高速数据采集系统，利用FPGA内部的异步FIFO和DCM实现A/D转换器与DSP的高速外部存储接口（EMIF）之间的数据传输。介绍了ADC外围电路、工作时序以及DSP的EMIF的设置参数，并对异步FIFO数据读写进行仿真，结合硬件

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：318464
    • 提供者：weixin_38706531

  1. 基于FPGA的双通道汽车涡轮增压叶片温度采集卡研制

  2. 一种应用于汽车涡轮增压器叶片温度检测的双通道数据采集卡，该卡由峰值检测、串行A/D构成模拟电路和由FPGA构成整个数字电路而组成。重点设计了FPGA内部串并转换电路和FIFO，经仿真和实验验证，串并转换和FIFO的应用大大简化了采集卡的复杂程度，提高了系统的可靠性和稳定性，在信号高速处理方面具有一定的应用价值。

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：249856
    • 提供者：weixin_38743602

  1. 一种基于FPGA 的嵌入式块SRAM 的设计

  2. 文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。基于2.5V 电源电压、chart 0.22 μm CMOS 单多晶五铝工艺设计生产，流片结果表明满足最高工作频率200MHz，可实现不同位数存储器功能。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：270336
    • 提供者：weixin_38668225

  1. 基于FPGA的高速FIFO电路设计

  2. 由于FPGA内嵌存储器的容量有限，通常不能够满足实际设计电路的需求，需要外接SRAM、SDRAM、磁盘阵列等大容量存储设备。本文主要介绍高速FIFO电路在数据采集系统中的应用，相关电路主要有高速A/D转换器、FPGA、SDRAM存储器等。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：192512
    • 提供者：weixin_38558660

  1. 基于FPGA的非对称同步FIFO设计

  2. FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不能满足这种应用，因此通常采用输入与输出数据总线宽度均为8位的同步FIFO作为它们之间的数据缓冲，并对MCU数据总线的高8位采用软件进行屏蔽，或是在同步FIFO外围增加数据锁存器及逻辑控制器件的方法解决。为了提高效率和降低系统

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：68608
    • 提供者：weixin_38562026

  1. 基于CY7C68013A的FPGA配置和通信接口设计

  2. 为了同时实现计算机对FPGA进行在线配置和高速数据传输，提出了一种基于CY7C68013A芯片的USB2.0接口设计方案。介绍了以CY7C68013A芯片为核心的系统硬件电路设计和软件编程，详细分析了CY7C68013A固件程序设计方法。CY7C68013A芯片在配置FPGA时受芯片内部CPU控制，配置速度为6 Mb/s，而在数据传输时采用从属FIFO模式以实现高速数据通信。该方案可以广泛应用到软件无线电项目开发中。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：225280
    • 提供者：weixin_38704870

  1. 基于FPGA的高速A/D转换控制器设计

  2. 采用FPGA器件EP1C12Q240C8实现对高速A／D转换芯片ADC08200的实时采样控制，解决了传统方法的速度问题。使用VHDL语言采用自顶向下的设计方法编写出源程序；结合FIFO存储器的设计实现了高速A/D采集转换和转换后的数据存储，并给出了采样存储电路原理图。数据处理可通过与SoPC技术结合实现。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：264192
    • 提供者：weixin_38656462

  1. 基于FPGA 的嵌入式块SRAM 的设计

  2. 文章中提出了一种应用于FPGA的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA其他逻辑块编程连接时，能实现FIFO等功能。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：346112
    • 提供者：weixin_38641150

  1. EDA/PLD中的一种基于FPGA 的嵌入式块SRAM 的设计

  2. 摘　要：文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。基于2.5V 电源电压、chart 0.22 μm CMOS 单多晶五铝工艺设计生产，流片结果表明满足最高工作频率200MHz，可实现不同位数存储器功能。 　　1 引言 　　对于逻辑芯片的嵌入存储器来说，嵌入式SRAM

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：269312
    • 提供者：weixin_38683848

  1. 模拟技术中的基于AD9238的高速高精度ADC采集系统

  2. 0 引言 在电子测量系统中，常常需要对高速信号进行采集与处理，且在很多领域对数据采集与处理系统的精度要求还非常高。因此，设计一个好的高速高精度采集系统尤为重要。对于高速数据采集系统，人们通常选择用FPGA、DSP等高速器件来实现的方法和MCU比起来，其成本较高。其实，在有些系统中，并不要求对数据进行实时采集，这时，用价格低廉的MCU即可实现。本文给出了一个由MCU控制、利用FIFO作为缓冲器的高速AD采样电路，巧妙的实现了高速AD采样与较慢速的MCU数据处理间的链接。 1 系统基本原理

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：147456
    • 提供者：weixin_38636983

  1. 基于FPGA的非对称同步FIFO设计

  2. 本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上，采用VHDL描述语言，并结合FPGA，实现了一种非对称同步FIFO的设计。　　关键词：非对称同步FIFO；VHDL；FPGA；DLL；BlockRAM　　引言　　FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：79872
    • 提供者：weixin_38727453

  1.  基于FPGA的高速USB2.0数据采集系统主控电路设计

  2. 为了满足对较高速度动态信号的实时记录采集的要求，设计和实现了一个基于FPGA和USB2.0接口的14bit、65MHz 高速数据采样系统。本系统以FPGA为数字信号处理核心，通过 FPGA 对采集系统的有效控制，实现数据的串并转换、AD接口数据FIFO缓存、SDRAM数据存储读取及系统显示等功能，并在系统控制下通过USB2.0总线通讯接口实现了数据和上位机之间的高速交互。本系统已完成相关设计并通过验收，并成功地应用到型号工程中。

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：2097152
    • 提供者：weixin_38736652

  1. 一种基于FPGA 的嵌入式块SRAM 的设计

  2. 摘　要：文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。基于2.5V 电源电压、chart 0.22 μm CMOS 单多晶五铝工艺设计生产，流片结果表明满足工作频率200MHz，可实现不同位数存储器功能。 　　1 引言 　　对于逻辑芯片的嵌入存储器来说，嵌入式SRAM 是

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：356352
    • 提供者：weixin_38744270
« 12 »