点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 基于FPGA的CCD相机时序发生器的设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
基于FPGA的CCD相机时序发生器的设计
本文分析了IL-E2型TDI-CCD 芯片的工作过程和对驱动信号的要求,在此基础上设计出合理的时序电路, 为了满足在实际工作中像移速度异速匹配的要求,在时序电路的设计中时序发生部分是可调的。
所属分类:
其它
发布日期:2020-08-07
文件大小:101376
提供者:
weixin_38693524
基于FPGA的CCD相机时序发生器
这种设计方案简单、可靠、实用。在综合比较各种硬件实现电路的优 缺点后,选用现场可编程逻辑门阵列(FPGA) 作为硬件设计平台,使用VHDL 语言对驱动电路方案进行了硬件描述,采用EDA 软件对所设计的时序发生器成功地进行了功能仿真。最后针对XILINX公司的可编程逻辑器件XC2VP20-FF1152进行了适配和硬件电路调试,进而 实现了对整个科学级CCD 相机的控制。
所属分类:
其它
发布日期:2020-10-18
文件大小:167936
提供者:
weixin_38746918
基于AD9978A双通道的CCD相机设计
基于ADI公司的双通道、14 bit串行输出图像预处理芯片(AFE)AD9978A设计了一套CCD黑白数字摄像机电路系统。系统采用Dalsa公司的1 024×1 024帧转移面阵CCD FTT1010M作为图像传感器,采用专用集成芯片DPP2010A作为时序发生器,以FPGA 为控制核心,并应用LVDS接口完成图像输出。针对CCD双通道输出时通道间存在的不均匀性问题,使用AD9978A在电路上给出了改进,并系统研究了该芯片复杂的寄存器配置问题。经验证,该系统能在不添加任何均匀性校正算法的情况下,
所属分类:
其它
发布日期:2020-10-17
文件大小:424960
提供者:
weixin_38691256
基于FPGA的CCD相机时序发生器的设计
科学级CCD相机一般由高速CCD感光芯片、视频信号处理器、时序控制器、时序发生器、时序驱动器、外部光学成像系统等部分组成,其中时序发生器性能的优劣直接决定了相机的品质参数。
所属分类:
其它
发布日期:2020-10-24
文件大小:171008
提供者:
weixin_38713099
电子测量中的CCD时序电路与数据缓存器的一体化设计
摘要:在分析了 Sarnoff公司的 VCCD512H面阵型 CCD图像传感器驱动时序关系的基础上,结合某 CCD相机电子系统的总体要求,完成了基于 FPGA驱动时序发生器与数据缓存器的一体化设计。选用 Xilinx公司的 XQ2V3000系列FPGA作为硬件设计平台,运用 VHDL语言对驱动时序电路和数据缓存子系统进行了描述,并采用Alter公司的Quartus II集成设计软件对设计进行了 RTL级仿真及配置。仿真结果表明,所设计的基于 FPGA一体化时序与数据缓存子系统不仅可以满足 CCD
所属分类:
其它
发布日期:2020-11-11
文件大小:229376
提供者:
weixin_38595850
CCD时序电路与数据缓存器的一体化设计
摘要:在分析了 Sarnoff公司的 VCCD512H面阵型 CCD图像传感器驱动时序关系的基础上,结合某 CCD相机电子系统的总体要求,完成了基于 FPGA驱动时序发生器与数据缓存器的一体化设计。选用 Xilinx公司的 XQ2V3000系列FPGA作为硬件设计平台,运用 VHDL语言对驱动时序电路和数据缓存子系统进行了描述,并采用Alter公司的Quartus II集成设计软件对设计进行了 RTL级仿真及配置。仿真结果表明,所设计的基于 FPGA一体化时序与数据缓存子系统不仅可以满足 CCD
所属分类:
其它
发布日期:2021-01-20
文件大小:308224
提供者:
weixin_38606639