摘要：在现代数字通信系统中，为了扩大信道的传输容量提高信号传输效率，常采用数字复接的技术。在分析了PCM30／32路系统基群信号帧结构的基础上，以EDA综合仿真设计软件QuartusⅡ8．0为开发平台，利用VerilogHDL硬

本文主要依据PCM30／32基群信号的特点，结合FPGA建模仿真，利用QuartusⅡ8．0仿真综合软件，实现4路低速信号的同步时分复用，提高信号传输效率；并在分解端将其分解还原为4路原始信号。功能仿真结果正确，在允许的信号延时下实现了系统主要功能。系统基于FPGA的设计，便于功能修改和扩展，只需实时修改内部参数即可。