注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的PLL频率合成器设计

  2. 应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1 kHz～999.5 kHz，步进频率可达到0.5 kHz。与以前的教学实验装置相比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、频率计。

  3. 所属分类：iOS

    • 发布日期：2011-07-30
    • 文件大小：320512
    • 提供者：lyj437727815

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 基于FPGA的PLL频率合成器设计

  2. 频率合成技术是现代通信的重要组成部分，它是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。频率合成器是电子系统的心脏，是影响电子系统性能的关键因素之一。本文结合FPGA技术、锁相环技术、频率合成技术，设计出了一个整数/半整数频率合成器，能够方便地应用于锁相环教学中，有一定的实用价值。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：240640
    • 提供者：weixin_38674569

  1. 模拟技术中的怎样为定时应用选择合适的采用PLL的振荡器

  2. 导读：对于性能密集型应用（例如FPGA和以太网PHY时钟）来说，评估和选择合适的基于PLL的振荡器以最小化相位噪声和抖动峰值是必要的。       十几年前，频率控制行业推出了基于锁相环（PLL）的振荡器，这是一项开拓性创新技术，采用了传统晶体振荡器（XO）所没有的多项特性。凭借内部时钟合成器IC技术，基于PLL的XO可编程来支持更宽广的频率范围。这一突破消除了为在特定频率实现共振而切割和加工石英所需的材料加工工艺步骤。这一创新也使得对基于PLL的XO进行频率编程成为可能并且实现极短交货周

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：192512
    • 提供者：weixin_38740328

  1. 基于FPGA的PLL频率合成器

  2. 应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1 kHz～999.5 kHz，步进频率可达到0.5 kHz。与以前的教学实验装置相比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、频率计。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：250880
    • 提供者：weixin_38719643

  1. EDA/PLD中的基于FPGA的PLL频率合成器设计

  2. 摘　要：应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1 kHz～999.5 kHz，步进频率可达到0.5 kHz。与以前的教学实验装置相比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、频率计。 　　频率合成技术是现代通信的重要组成部分，它是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。频率合成器是电子系统的心脏，是影响电子系统性能的关键因素之一。本文结合FPG

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：199680
    • 提供者：weixin_38563871

  1. 怎样为定时应用选择合适的采用PLL的振荡器

  2. 导读：对于性能密集型应用（例如FPGA和以太网PHY时钟）来说，评估和选择合适的基于PLL的振荡器以化相位噪声和抖动峰值是必要的。       十几年前，频率控制行业推出了基于锁相环（PLL）的振荡器，这是一项开拓性创新技术，采用了传统晶体振荡器（XO）所没有的多项特性。凭借内部时钟合成器IC技术，基于PLL的XO可编程来支持更宽广的频率范围。这一突破消除了为在特定频率实现共振而切割和加工石英所需的材料加工工艺步骤。这一创新也使得对基于PLL的XO进行频率编程成为可能并且实现极短交货周期。

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：189440
    • 提供者：weixin_38503448

  1. 基于FPGA的PLL频率合成器设计

  2. 摘　要：应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1 kHz～999.5 kHz，步进频率可达到0.5 kHz。与以前的教学实验装置相比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、频率计。 　　频率合成技术是现代通信的重要组成部分，它是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。频率合成器是电子系统的心脏，是影响电子系统性能的关键因素之一。本文结合FPG

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：258048
    • 提供者：weixin_38696176