点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 基于FPGA的USB2.0虚拟逻辑分析仪
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
基于FPGA的逻辑分析仪
采用现场可编程器件FPGA 设计基于 USB2.0的虚拟 逻辑分析仪的设计
所属分类:
其它
发布日期:2011-04-21
文件大小:1048576
提供者:
linyumaofuck
基于FPGA的USB2.0虚拟逻辑分析仪的设计与实现
传统的逻辑分析仪体积庞大、价格昂贵、通道数目有限,并且在数据采集、传输、存储、显示等方面存在诸多限制,在很大程度上影响了其在实际中的应用。选用高性能的FPGA芯片进行数据处理,充分利用PC的强大处理功能,配合LabView图形化语言开发的虚拟逻辑分析仪,其数据处理和传输速率大大提高,适用性极大增强,其显示、操作界面和低廉的成本较之传统的逻辑分析仪具有极大的优势和发展前景。
所属分类:
其它
发布日期:2020-08-08
文件大小:217088
提供者:
weixin_38557757
基于FPGA的USB2.0虚拟逻辑分析仪
在综合考虑应用需要和成本的前提下,本设计采用4个高速采样通道,最高可达75MHz采样率,存储深度达512KB,最多可采集220个测试点。触发电平由10位串行数模转换器TLC5615产生,电平误差小于5mV。高速USB2.0通信接口配合LabView7.1开发的虚拟操作平台,可实现数据在PC上的实时显示。本设计的成本还不到市场上同性能产品的1/2,更适用于教学等对产品数量要求较多,性能要求中等的单位采用。
所属分类:
其它
发布日期:2020-10-24
文件大小:151552
提供者:
weixin_38614391
基于FPGA的USB2.0虚拟逻辑分析仪的设计
传统的逻辑分析仪体积庞大、价格昂贵、通道数目有限,并且在数据采集、传输、存储、显示等方面存在诸多限制,在很大程度上影响了其在实际中的应用。选用高性能的FPGA芯片进行数据处理,充分利用PC的强大处理功能,配合LabView图形化语言开发的虚拟逻辑分析仪,其数据处理和传输速率大大提高,适用性极大增强,其显示、操作界面和低廉的成本较之传统的逻辑分析仪具有极大的优势和发展前景。
所属分类:
其它
发布日期:2020-10-24
文件大小:171008
提供者:
weixin_38720997
电子测量中的USB2.0虚拟逻辑分析仪的设计与实现
摘 要:本文介绍了一种基于FPGA的USB2.0高速、低成本的虚拟逻辑分析仪的设计原理与实现方法。重点介绍了逻辑分析仪的触发方式设计以及利用CP2102芯片构建USB接口、实现系统与PC通信的方法。关键词:虚拟逻辑分析仪;FPGA;触发设计;USB2.0;CP2102 引言 传统的逻辑分析仪体积庞大、价格昂贵、通道数目有限,并且在数据采集、传输、存储、显示等方面存在诸多限制,在很大程度上影响了其在实际中的应用。选用高性能的FPGA芯片进行数据处理,充分利用PC的强大处理功能,配合LabVie
所属分类:
其它
发布日期:2020-12-13
文件大小:91136
提供者:
weixin_38529123
基于FPGA的低成本虚拟测试系统实现
设计了一种基于FPGA的单板单片主控器件的低成本即插即用虚拟测试系统。系统包括两路分立信号源、一路虚拟存储示波器和16路高速虚拟逻辑分析仪,结合FPGA、高速DAC/ADC设计特点,采用降速缓存等技术实现了各功能单元。并实现USB2.0接口与上位机的通讯,通过上位机应用软件及驱动程序实现板卡和PC即时通讯、实时控制。根据测量场合不同,各功能单元可独立工作或协调工作。在设计中提出一种基于FPGA结构的改进型低资源消耗率DDS实现方法。
所属分类:
其它
发布日期:2021-02-01
文件大小:3145728
提供者:
weixin_38595690