注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单片机应用技术选编（7）

  2. 内容简介 　　 《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇，其中全文编入的有113篇，摘要编入的397篇。全书共分八章，即单片机综合 应用技术；智能仪表与测试技术；网络、通信与数据传输；可靠性与抗干扰技术；控制系统 与功率接口技术；电源技术；实用设计；文章摘要。 　　 本书具有重要实用价值，书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动，提高单片机应用技术水平，是从事单片机应用 开发技

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：13631488
    • 提供者：zgraeae

  1. 基于FPGA高速并行采样技术的研究

  2. 介绍一种基于四通道 ADC 的高速交错采样设计方法以 及在 FPGA 平台 上的实 现。着重 阐述四通 道高速 采样 时钟的设计与实现、高速数据的同步接收以及采样 数据的 校正算 法。实验及 仿真结 果表明, 同 步数据 采集的结 构设计 和预 处理算法, 能良好抑制并行 ADC 输出 信号因相位偏移、时钟抖动等造成的失配误差。 关键词: 交错采样; 高速采样时钟; 同步接收 ; 信号处理

  3. 所属分类：电信

    • 发布日期：2013-01-09
    • 文件大小：453632
    • 提供者：beta500

  1. 基于FPGA的高速并行采样技术研究

  2. 基于FPGA的高速并行采样技术研究，可以实现高速并行采样对AD

  3. 所属分类：嵌入式

    • 发布日期：2014-08-11
    • 文件大小：420864
    • 提供者：yybbond

  1. 基于FPGA高速并行采样技术的研究

  2. 针对高速并行ADC时间交叉采样技术对多相时钟信号的高要求以及采集数据的误差，介绍了多相时钟设计的一种方法和利用FFT技术实现对增益误差的校正。通过实验仿真证明，该设计能够有效提升数据采集系统的性能。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：168960
    • 提供者：weixin_38727694

  1. 基于FPGA的多通道并行高速采样研究

  2. 数据采样精度和采样速率是A/D转换的重要技术指标。目前受半导体工艺技术的限制，高采样精度的A/D芯片一般具有较低的采样速率。本文提出一种时间交替ADC采样技术，通过在时域上多通道并行交替采样，使采样速率达到原来单片ADC的多倍。最后进行多路交替采样试验，结果验证了该方法的正确性。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：397312
    • 提供者：weixin_38575118

  1. 基于Compact PCI体系的高性能监测测向处理平台研究

  2. 提出一种新的高速并行采样技术架构以及基于可编程芯片技术和支持灵活配置的并行处理嵌入式硬件架构。该平台集多通道高速采集、大容量数据存储、高性能DSP与大规模FPGA紧耦合实时处理等功能于一体，在综合集成与应用方面具有创新性，能够保障对多模式、多速率、多频段信号分析在信号层上频域的宽阔全覆盖和时域的连续性，同时又因其硬件上提供了丰富的资源裕量，因而可以满足信息层上对多种标准和协议分析的需求及应对其未来的演进。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：268288
    • 提供者：weixin_38554781