注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA Verilog的并行乘法器设计

  2. Verilog 串行流水线式DSP乘法器设计，代码通过仿真以及下板调试，从输入到输出只用了三个时钟周期

  3. 所属分类：机器学习

    • 发布日期：2020-04-20
    • 文件大小：2048
    • 提供者：jiyishizhe