您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 (这是本书的第1页到76页,只因只能上传小于20M的文件,其它的也已上传) 第1章 FPGA设计简介 1 1.1 FPGA结构简介 2 1.1.1 总体结构 2 1.1.2 可配置逻辑块CLB 3 1.1.3 输入输出模块(Input/Output Block) 6 1.1.4 块RAM(BlockRAM) 9 1.2 最新FPGA产品──Virtex-5 10 1.2.1 Virtex-5的特点 10 1.2.2 Virtex-
  3. 所属分类:硬件开发

    • 发布日期:2009-11-27
    • 文件大小:18874368
    • 提供者:jiemizhe000
  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 (这是本书的第77页到140页,只因只能上传小于20M的文件,其它的也已上传) 第1章 FPGA设计简介 1 1.1 FPGA结构简介 2 1.1.1 总体结构 2 1.1.2 可配置逻辑块CLB 3 1.1.3 输入输出模块(Input/Output Block) 6 1.1.4 块RAM(BlockRAM) 9 1.2 最新FPGA产品──Virtex-5 10 1.2.1 Virtex-5的特点 10 1.2.2 Virte
  3. 所属分类:硬件开发

    • 发布日期:2009-11-27
    • 文件大小:19922944
    • 提供者:jiemizhe000
  1. uboott移植实验手册及技术文档

  2. 实验三 移植U-Boot-1.3.1 实验 【实验目的】 了解 U-Boot-1.3.1 的代码结构,掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台类型 (1)解压文件 #tar jxvf u-boot-1.3.1.tar.bz2 (2)进入 U-Boot源码目录 #cd u-boot-1.3.1 (3)创
  3. 所属分类:Flash

    • 发布日期:2010-01-28
    • 文件大小:2097152
    • 提供者:yequnanren
  1. FPGA与PCI总线

  2. 基于FPGA的PCI总线从接口IP核的设计与实现
  3. 所属分类:硬件开发

    • 发布日期:2012-04-28
    • 文件大小:6291456
    • 提供者:liuzy501
  1. Altera FIFO开发资料

  2. altera_ug_fifo.pdf audio_dac_fifo.rar FIFO中文应用笔记.pdf FIFO基础知识.doc FPGASoPC软硬件协同设计纵横谈.pdf FPGA的VGA视频输出工程文件// freedev_vga FPGA的VGA视频输出工程文件.rar FreeDev FPGA音频开发环境和平台构建.pdf Nios系统基础上的UItra DMA数据传输模式.doc SD_Card_Audio// Audio_DAC_FIFO_altera的ip核 DE2_SD_C
  3. 所属分类:硬件开发

    • 发布日期:2013-07-26
    • 文件大小:12582912
    • 提供者:originator
  1. 基于IP核的PCI接口FPGA设计实现

  2. 采用IP核的设计方法,将外设组件互连标准(PCI)总线接口与具体功能应用集成在一个FPGA上芯片, 提高了系统的集成度。在对PCI IP核进行概述的基础上,介绍了IP核的设计方法,实现了PCI总线接口,并设计DMA 控制器解决了接口和主机间的数据传输瓶颈问题,最后说明了驱动程序的设计方法。通过在PCI机箱的实验测试,设计在功能和时序上均符合PCI技术规范,而且硬件工作稳定可靠,达到预期目标。
  3. 所属分类:其它

    • 发布日期:2020-07-31
    • 文件大小:100352
    • 提供者:weixin_38705762
  1. ARINC429总线IP核设计及应用探讨

  2. 摘要: 介绍一种基于EDA技术实现ARINC429总线IP核的设计方法,并给出了在FPGA上的实现结果,以及该IP核在以PCI总线为主机接口的测试系统中的应用。与传统专用芯片相比,该IP核增加了单次或循环发送功能、深度触发主机中断接收,并可实现接收发送通道的多路扩展。经测试及实际应用证明该IP核功能设计高效合理,工作稳定可靠。   ARINC429总线协议是美国航空电子工程委员会(Airlines Engineering Committee)于1977年7月提出的,并于同年同月发表并获得批准使用
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:209920
    • 提供者:weixin_38724349
  1. 基于NiosII的智能多接口片上系统设计

  2. 设计了一种基于NiosII处理器的片上系统(SoC),集成了NiosII处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等。系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点,适合于片上系统开发与应用。本设计使用Verilog HDL硬件描述语言在QuartusII环境下进行IP软核设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SoPC下完成系统的定制与集成,在NiosII IDE环境下完成片上系统软件程序的开发,最后
  3. 所属分类:其它

    • 发布日期:2020-10-18
    • 文件大小:338944
    • 提供者:weixin_38689338
  1. 基于IP核的PCI总线接口设计与实现

  2. 一种在计算机工业测控系统中应用FPGA和软IP核实现PCI总线接口的方法。重点介绍了本地总线读写状态机的设计,3.3V FPGA兼容PCI2.2、5V规范的电气设计及其时序和布线问题,并给出了使用嵌入式逻辑分析仪实际捕获的信号时序。实验证明,该结构的PCI接口测控系统工作稳定可靠。
  3. 所属分类:其它

    • 发布日期:2020-10-26
    • 文件大小:108544
    • 提供者:weixin_38562026
  1. 一种基于FPGA的PCI加密卡设计

  2. 利用FPGA设计实现了一种基于PCI总线接口的纯硬件加密卡,为PC机提供加密、签名等服务。对采用VHDL描述的PCI接口IP软核及其应用方法进行了分析;采用VHDL设计了3DES、MD5等算法模块,并设计了其与PCI接口IP核之间的通信控制模块;利用Quartus II进行仿真、综合后,下载到加密卡上的FPGA配置芯片,将上述各个模块集成在一片FPGA上予以实现;最后,采用VC++为加密卡设计了驱动程序和测试程序,并对整个加密卡工作进行了功能测试。
  3. 所属分类:其它

    • 发布日期:2020-10-26
    • 文件大小:148480
    • 提供者:weixin_38734993
  1. ARINC429总线IP核设计及应用

  2. 介绍一种基于EDA技术实现ARINC429总线IP核的设计方法,并给出了在FPGA上的实现结果,以及该IP核在以PCI总线为主机接口的测试系统中的应用。与传统专用芯片相比,该IP核增加了单次或循环发送功能、深度触发主机中断接收,并可实现接收发送通道的多路扩展。经测试及实际应用证明该IP核功能设计高效合理,工作稳定可靠。
  3. 所属分类:其它

    • 发布日期:2020-10-26
    • 文件大小:24576
    • 提供者:weixin_38687539
  1. 嵌入式系统/ARM技术中的种基于PCD656的高速PCI总线接口的设计与实现

  2. 现代雷达信号处理具有数据量大、实时性高等特点,而总线传输的效率决定了系统的性能,目前普遍使用标准化的PCI总线技术,以便升级更新。为加快产品开发和降低设计难度,一般有两种解决方法:采用通用的PCI芯片或IP核。目前常用的PCI芯片如PCD054、PCD052等虽然性能稳定、使用方便,但它们只适用33 MHz、32位总线接口,受时序设计和应用程序效率等影响,总线传输速度约稳定在70 MB·s-1;使用IP核虽可以兼容66 Hz、64位总线且节省板卡面积,但其价格昂贵不利于高校及中小企业推广使用。而
  3. 所属分类:其它

    • 发布日期:2020-11-03
    • 文件大小:215040
    • 提供者:weixin_38650508
  1. 嵌入式系统/ARM技术中的基于PCD656的高速PCI总线接口的设计与实现

  2. 现代雷达信号处理具有数据量大、实时性高等特点,而总线传输的效率决定了系统的性能,目前普遍使用标准化的PCI总线技术,以便升级更新。为加快产品开发和降低设计难度,一般有两种解决方法:采用通用的PCI芯片或IP核。目前常用的PCI芯片如PCD054、PCD052等虽然性能稳定、使用方便,但它们只适用33 MHz、32位总线接口,受时序设计和应用程序效率等影响,总线传输速度约稳定在70 MB·s-1;使用IP核虽可以兼容66 Hz、64位总线且节省板卡面积,但其价格昂贵不利于高校及中小企业推广使用。而
  3. 所属分类:其它

    • 发布日期:2020-11-03
    • 文件大小:217088
    • 提供者:weixin_38751861
  1. 航天地面测试中1553B-PCI接口转换技术实现

  2. 摘要:基于 PCI 总线的1553B 总线接口卡在设计上采用了FlightCORE-1553 IP 核作为总线控 制器,与传统的1553B 协议芯片相比具有使用灵活、功耗低等特点,基于此的1553B 总线 接口卡有效地提高了系统集成度,降低了使用复杂性,为星上1553B 总线的测试提供了保 障,同时也为1553B 总线的开发提供了一条新的途径。   1 引言   1553B 总线是MIL-STD-1553B 总线的简称,其全称为飞机内部时分制指令/响应式多路 传输数据总线,是一种满足实时性、
  3. 所属分类:其它

    • 发布日期:2020-11-07
    • 文件大小:180224
    • 提供者:weixin_38746293
  1. 嵌入式系统/ARM技术中的基于IP核的PCI总线接口设计与实现

  2. 嵌入式Internet是随着嵌入式系统的广泛应用和计算机网络技术的发展而产生的一种新概念和技术,嵌入式系统以应用为中心,以计算机技术为基础,且软硬件可裁剪,现已赢得了巨大的市场。随着Internet的发展,各种设备都产生了连接性的需求,从冰箱到电表,似乎所有电器需要连入互联网。通过为现有嵌入式系统增加因特网接入能力来扩展其功能,以Internet为介质实现信息交互,从而产生了嵌入式Internet技术,要实现嵌入式设备的网络化,需要实现TCP/IP网络协议栈,但由于Internet上各种通信协议
  3. 所属分类:其它

    • 发布日期:2020-12-08
    • 文件大小:143360
    • 提供者:weixin_38705530
  1. 嵌入式系统/ARM技术中的基于PCI Core的链式DMA控制器设计

  2. 基于PCI Core的链式DMA控制器设计 [日期:2005-7-18] 来源:电子技术应用  作者:张 浩 徐宁仪 周祖成 [字体:大 中 小]      摘要:介绍一种基于PCI总线的高效链式DMA控制器的设计与实现,用于高速宽带的计算机外设接口。利用Altera公司的PCI核——PCI_MT32搭建基于此控制器的数据采集平台,并成功应用在DVB数据接收卡中。     关键词:PCI 链式 DMA控制器 1991年PCISIG(外围部件互连专业组)成立,提出了PCI的
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:91136
    • 提供者:weixin_38732740
  1. 基于PCI Core的链式DMA控制器设计

  2. 摘要:介绍一种基于PCI总线的高效链式DMA控制器的设计与实现,用于高速宽带的计算机外设接口。利用Altera公司的PCI核——PCI_MT32搭建基于此控制器的数据采集平台,并成功应用在DVB数据接收卡中。  关键词:PCI链式DMA控制器   1991年PCISIG(外围部件互连专业组)成立,提出了PCI的概念。Altera公司提供的软件包:PCICompiler可以参数化地生成用于PCI接口的IP核——Megacore。该IP核包含了PCI控制电路的所有功能,完成总线协议的转换,并将复杂的
  3. 所属分类:其它

    • 发布日期:2021-02-03
    • 文件大小:263168
    • 提供者:weixin_38650629
  1. 基于PCI Core的链式DMA控制器设计

  2. 摘要:介绍一种基于PCI总线的高效链式DMA控制器的设计与实现,用于高速宽带的计算机外设接口。利用Altera公司的PCI核——PCI_MT32搭建基于此控制器的数据采集平台,并成功应用在DVB数据接收卡中。        关键词:PCI链式DMA控制器        1991年PCISIG(外围部件互连专业组)成立,提出了PCI的概念。Altera公司提供的软件包:PCICompiler可以参数化地生成用于PCI接口的IP核——Megacore。该IP核包含了PCI控制电路的所有功能,完成总线
  3. 所属分类:其它

    • 发布日期:2021-02-03
    • 文件大小:306176
    • 提供者:weixin_38502239