注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 加扰 论文 .rar

  2. 8b_10b架构SerDes芯片的设计与实现_王伟涛.caj 100G以太网自同步并行扰码算法实现_张立鹏.pdf 采用并行8b_10b编码的JESD204B接口发送端电路设计_李长庆.pdf 含错扰码序列的快速恢复_伍文君.pdf 基于8B_10B编解码2.5Gp_省略_高速SerDes电路关键技术研究_林美东.caj 基于8b_10b编码技术的SerDes接口电路设计_李永乾.caj 基于构造代价函数求解的自同步扰码盲识别方法_韩树楠.pdf 基于空域对称加扰和安全极化编码的无协商密钥生成方

  3. 所属分类：教育

    • 发布日期：2020-04-20
    • 文件大小：50331648
    • 提供者：weixin_44035342

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. 基于LVDS接口的PC M解码板设计

  2. PCM解码板是为数字量变换器设计的接收端，把组合信号解调出来，恢复各路原始信息，加以记录、处理和显示，用于数字量变换器的单机调试和单元测试。限于测试台空间的严格要求以及测试系统的微型化、高速数据传输、低功耗原则，PCM解码板采用了基于低压差分信号LVDS的串行通信技术增强了抗噪声、抗干扰能力，并以时钟和数据恢复技术解决了限制数据传输速率的信号时钟参差问题，大大提高了数据传输的数据率。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：76800
    • 提供者：weixin_38602563

  1. 基于JESD204协议的高速串行采集系统

  2. 在通信设施、成像设备、工业仪器仪表等需要大量数据的系统中，要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局和串行LVDS方法的比特率限制，给设计人员带来技术障碍。文中基于Xilinx Vertx6 FPGA的GTX高速串行接口实现了JESD204B协议，有效地解决了传统采集数据并行传输时的各种问题。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：98304
    • 提供者：weixin_38659955

  1. 基于FPGA的CMOS相机实时数据处理设计

  2. 针对CMOS图像传感器输出的LVDS串行数据在传输过程中因数据无法对齐引起误码率升高，图像分辨率降低问题，提出一种基于现场可编程门阵列FPGA的CMOS相机实时数据处理研究方案。采用VHDL硬件语言，对数据处理进行模块化设计，确保高速数据的正确采样，减少误码产生。经软件仿真及实测表明：该方案设计合理，系统运行稳定可靠，解决了高分辨率图像在高速传输中的数据校正问题，输出的图像轮廓清晰、无斑点。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：508928
    • 提供者：weixin_38681301

  1. 基于LVDS的高可靠性远距离数据传输设计

  2. 针对数据在高速远距离传输过程中可靠性低的问题，提出了一种基于LVDS长线传输和新型8B/10B编解码的解决方案。该方案采用了国产LVDS编解码芯片，在硬件电路中加入驱动设计和均衡设计，补偿信号在长线传输中的损耗；在逻辑设计中加入了一种新型的8B/10B编解码，实现数据在传输中的直流平衡，提高传输的可靠性。经验证，该系统中LVDS串行数据可以500 Mb/s的传输速率在240 m的平衡双绞导线上实现无误码传输。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：611328
    • 提供者：weixin_38680308

  1. 基于LVDS的高速串行数据传输系统设计

  2. 在某型雷达信号处理系统中，要求由上位机(普通PC)实时监控雷达系统状态并采集信号处理机的关键变量，这就要求在处理机与上位机之间建立实时可靠的连接。同时，上位机也能对信号处理板进行控制，完成诸如处理机复位、DSP程序动态加载等功能。实验中，处理机和上位机之间的数据传输距离不小于8m。在这种前提下，计算机上现有的串口、并口显然不能满足要求，而USB2．0接口工作在高速模式时传输距离只有3m，其它诸如以太网传输的实时性难于满足要求，光纤通道传输的构建成本又太高。基于此，本文提出了一种采用LVDS高速串

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：116736
    • 提供者：weixin_38614268

  1. 一种基于LVDS的高速串行数据传输系统设计

  2. 本文实现的高速数据传输系统，已成功应用于某雷达信号处理机和上位机之间的数据传输，传输距离大于8m，单个通道数据传输速率达到264Mbps，5个数据通道传输速率总共达1．32GbpS，传输过程稳定。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：125952
    • 提供者：weixin_38548434

  1. 基于LVDS接口的PC M解码板设计

  2. 数字量变换器是一种多路数据采集设备，主要采集各传感器的输出信号(及其他需经遥测系统传送的信号)，将各路信号按一定体制组合起来并加上帧同步码形成一定格式的PCM数据，互不干扰地通过同一个信道传送出去。 　　PCM解码板是为数字量变换器设计的接收端，把组合信号解调出来，恢复各路原始信息，加以记录、处理和显示，用于数字量变换器的单机调试和单元测试。限于测试台空间的严格要求以及测试系统的微型化、高速数据传输、低功耗原则，PCM解码板采用了基于低压差分信号LVDS的串行通信技术增强了抗噪声、抗干扰能力，

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：186368
    • 提供者：weixin_38659648

  1. 一种基于LVDS的高速串行数据传输系统设计

  2. 引言 　　在某型雷达信号处理系统中，要求由上位机(普通PC)实时监控雷达系统状态并采集信号处理机的关键变量，这就要求在处理机与上位机之间建立实时可靠的连接。同时，上位机也能对信号处理板进行控制，完成诸如处理机复位、DSP程序动态加载等功能。实验中，处理机和上位机之间的数据传输距离不小于8m。在这种前提下，计算机上现有的串口、并口显然不能满足要求，而USB2．0接口工作在高速模式时传输距离只有3m，其它诸如以太网传输的实时性难于满足要求，光纤通道传输的构建成本又太高。基于此，本文提出了一种采用

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：87040
    • 提供者：weixin_38643127