8b_10b架构SerDes芯片的设计与实现_王伟涛.caj 100G以太网自同步并行扰码算法实现_张立鹏.pdf 采用并行8b_10b编码的JESD204B接口发送端电路设计_李长庆.pdf 含错扰码序列的快速恢复_伍文君.pdf 基于8B_10B编解码2.5Gp_省略_高速SerDes电路关键技术研究_林美东.caj 基于8b_10b编码技术的SerDes接口电路设计_李永乾.caj 基于构造代价函数求解的自同步扰码盲识别方法_韩树楠.pdf 基于空域对称加扰和安全极化编码的无协商密钥生成方

该文档是基于LVDS的高速数据传输系统的设计方案，对于学习LVDS原理以及用FPGA实现LVDS的方案都写的很清楚，希望能帮到有需要的人。

开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S