第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

PC端软件使用C语言设计。图形部分使用SDL库。PC机软件用于打开示波器保存的波形文件，还原波形信息，并可以进行光标测量。程序首先初始化SDL视频，然后打开文件读取260个字节，关闭文件。

本文介绍了一种基于SoPC的数字示波器设计，实际测试结果表明，系统完成了数字示波器的基本功能，各部分工作正常，各项指标达到设计要求。在设计过程中采用了FPGA芯片、嵌入式NiosⅡ处理器以及Verilog HDL语言，简化了电路的设计，提高了灵活性，缩短了设计周期。

介绍了一款以FPGA和NIOS系统为核心设计的智能电子测试仪器。该仪器主要围绕友晶公司的Altera DE270开发板进行开发，借助直接数字频率合成(DDS)技术与FPGA芯片的可编程、易修改的特性，实现了正弦波、余弦波、三角波、方波、锯齿波5种基础波形与AM、FM、2ASK、2PSK 4种调制信号的输出，并且在LCD液晶屏上实时显示输出波形。此外，对于外部反馈信号，系统利用NiosⅡ嵌入式微处理器对信号做进一步的处理，例如波形的幅度变换、频率测量、电压测量和幅频特性分析等。该智能电子测试仪器