本文介绍了一种基于PCI Express（简称PCI-E）总线的同步时钟卡的设计与实现，简要叙述了自行研发的PCI-E同步时钟卡的系统架构及工作原理。基于本卡小批量数据传输和响应中断的特点，提出一种用CH367芯片联合单片机、双口RAM、CPLD等芯片来设计GPS同步时钟卡的硬件设计方案，并用VC++开发设计应用软件用于满足时间的测试与显示需求。测试结果证明同步时钟卡工作稳定，保证了数据传输的连续性和完整性。