基于SOC应用，采用TSMC 0.18μm CMOS工艺，设计实现了一个低电压、高增益的恒跨导轨到轨运算放大器IP核。该运放采用了一倍电流镜跨导恒定方式和新型的共栅频率补偿技术，比传统结构更加简单高效。用Hspice对整个电路进行仿真，在1.8V电源电压、10pF负载电容条件下，其直流开环增益达到103.5dB，相位裕度为60.5度，输入级跨导最大偏差低于3％。

采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail 运算放大器IP 核. 基于BSIM3V3 Spice 模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz ,功耗只有0.34mW.

摘要: 采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail 运算放大器IP 核. 基于BSIM3V3 Spice 模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz ,功耗只有0.34mW. 　　关键词: Rail-to-Rail ;CMOS;运算放大器; IP 核;片上系统 　　片上系统(SoC)是在单一芯片上实现信号采集、转换、