专家点评:该项目运用了基于NiosⅡ嵌入式处理器的SOPC技术，由NIOS处理器来控制FPGA内部的信号发生部分实现各项功能，设计了函数信号发生器。理论分析完整，测试方案正确，测试数据充分。其特点是充分利用了EDA开发工具与FPGA内部资源，提高了系统的稳定性和抗干扰能力，得到很好的结果。 摘要：本设计运用了基于NiosⅡ嵌入式处理器的SOPC技术，设计完成了函数信号发生器系统。本系统的DDS 信号发生部分由FPGA最小系统加DAC904构成，控制与信息显示部分由单片机最小系统加键盘，液晶显示

本文介绍一个基于SOPC的数据发生系统设计。

PSoC是针对嵌入式控制设计的高度可配置片上系统架构，可提供基于闪存、与现场可编程专用集成电路（ASIC）等效的电路，而无需提前期（LeadTime）或一次性非重复费用（NRE）。PSoC集成了通过一个片上微控制器进行控制的可配置模拟和数字电路，提供强大的设计修改功能，并大幅减少元件数量。PSoC包括最大32Kb的闪存、2Kb的SRAM、一个带有32位累加器的8x8乘法器、电源和睡眠监控电路，及硬件I2C通信。PSoC资源配置灵活，可在各阶段进行基于固件的改动。PSoC可动态重配置，能随意在运行

提出一种基于SOPC的数据发生系统及其PCI接口的设计方案，详细介绍了系统主要模块的硬件设计方法，实现SOPC系统中定制用户自定义主从外设及其通过相应的主从端口与Avalon。总线的连接，并在EDA工具QuartusⅡ和ModelSim平台上用硬件描述语言VHDL语言对该方案中的基本模块，如数据产生，乒乓结构和PCI9054接口逻辑进行了逻辑综合及功能仿真。可以在本系统的基础上，通过软件的完善，实现复杂的非常规类型数据的产生，提高了系统的适应性和灵活性，有利于参数的修改和系统升级。