摘要：CPLD相对于FPGA更适合实现时序逻辑较少而组合逻辑相对复杂的功能，比如复杂的状态机和译码电路等。CPLD的EEPROM编程技术不适合动态可重构的应用。本文针对CPLD的核心可编程结构：P-Term和可编程互连线，采用2.5V、0.25μmCMOS工艺设计了功能相近的基于SRAM编程技术的可重构电路结构。新的电路结构可以通过可编程方式有效控制功耗和速度的折衷，并且相对于传统的CPLD互联结构减少了50%的编程数据。在动态可重构系统中，采用上述新结构的PLD相对于FPGA可以更有效地实现可