验证平台下成功，并且实际通过多种压缩率的源码文件测试，实现了平均33MB/s，最高40MB/s的速率。完成并且超过了设计要求。

使用FPGA进行仿真和验证基本已成为IC设计过程中必不可少的环节，尤其对于大规模的设计。本解码器IC的设计使用Virtex II FPGA作为仿真环境。对于本设计，利用FF1517 BGA封装的XC2V6000已经充分满足设计要求。在考虑设计成本的前提下，该款FPGA是相对高性价比的选择。

H.264/AVC标准具有一系列优于MPEG4和H.263的新特性，在相同的重建图像质量下，H.264比H.263节约50％左右的码率。但是节约码率的代价是增加了算法复杂度。由于仅用软件已经无法实现实时地解码过程。所以必须利用硬件加速，这正是本解码器设计的初衷。 　　虽然H.264相较同质量的H.263图像，码率节约一半，但是由于本解码器的目标是解决H.264的高清图像（1080i）的解码工作，同时也要适用于普遍的视频外设，所以选用的接口既需要完成高速的码流源文件的传输工作也要易于插拔。而US

基于USB2.0集成芯片的H.264解码器芯片设计、电子技术,开发板制作交流