0 引言 　　传统的定时器硬件连接比较复杂，可靠性差，而且计时时间短，难以满足需要。本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其最长时间设定可长达99小时59分59秒。完全可以满足用户的需要，使用也更为方便。 　　1 系统原理 　　本定时器的核心器件为EP1C6Q240C8芯片。该芯片有选位、置位、启动、复位、倒计时等功能，显示采用2个3位LED数

0 引言 　　传统的定时器硬件连接比较复杂，可靠性差，而且计时时间短，难以满足需要。本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其长时间设定可长达99小时59分59秒。完全可以满足用户的需要，使用也更为方便。 　　1 系统原理 　　本定时器的器件为EP1C6Q240C8芯片。该芯片有选位、置位、启动、复位、倒计时等功能，显示采用2个3位LED数码管，