注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VHDL语言来实现对ADC0809控制程序与仿真.txt

  2. 文件名：ADC0809.vhd --功能：基于VHDL语言来实现对ADC0809控制 --说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟信号，这里由FPGA的系 --统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。

  3. 所属分类：嵌入式

    • 发布日期：2009-08-30
    • 文件大小：2048
    • 提供者：guanlinhui

  1. 基于VHDL语言来实现对ADC0809控制程序与仿真.txt

  2. 基于VHDL语言来实现对ADC0809控制程序与仿真.txt

  3. 所属分类：嵌入式

    • 发布日期：2009-08-30
    • 文件大小：34816
    • 提供者：guanlinhui

  1. 基于VHDL语言的EDA 数字钟报告（完整）

  2. 基于VHDL语言，用Top_Down的思想进行设计的 具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。

  3. 所属分类：专业指导

    • 发布日期：2009-09-21
    • 文件大小：242688
    • 提供者：tianyu3584

  1. 基于VHDL语言的数字频率计的设计与仿真

  2. 提供给喜欢用VHDL语言的朋友，基于VHDL语言的数字频率计的设计与仿真

  3. 所属分类：嵌入式

    • 发布日期：2009-11-19
    • 文件大小：217088
    • 提供者：pita5389

  1. 24进制计数器(基于VHDL语言)

  2. 24进制计数器(基于VHDL语言)用VHDL语言书写

  3. 所属分类：C/C++

    • 发布日期：2010-06-04
    • 文件大小：144384
    • 提供者：swp0314

  1. 半加器基于VHDL语言

  2. 半加器基于VHDL语言 半加器基于VHDL语言

  3. 所属分类：专业指导

    • 发布日期：2010-06-04
    • 文件大小：133120
    • 提供者：swp0314

  1. 任意波形发生器基于VHDL语言

  2. 能产生任意波形基于VHDL语 能产生任意波形基于VHDL语言

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：605184
    • 提供者：swp0314

  1. 八位比较器基于VHDL语言编写

  2. 八位比较器基于VHDL语言 八位比较器基于VHDL语言

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：125952
    • 提供者：swp0314

  1. 八选一数据选择器基于VHDL语言编写

  2. 八选一数据选择器基于VHDL语言编写 八选一数据选择器基于VHDL语言编写

  3. 所属分类：专业指导

    • 发布日期：2010-06-04
    • 文件大小：104448
    • 提供者：swp0314

  1. 代码转化电路基于VHDL语言编写

  2. 代码转化电路基于VHDL语言编写 代码转化电路基于VHDL语言编写

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：275456
    • 提供者：swp0314

  1. 3线8线译码器基于VHDL语言编写

  2. 3线8线译码器基于VHDL语言编写 3线8线译码器基于VHDL语言编写

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：116736
    • 提供者：swp0314

  1. 分频增频器基于VHDL语言编写

  2. 分频增频器基于VHDL语言编写 分频增频器基于VHDL语言编写

  3. 所属分类：专业指导

    • 发布日期：2010-06-04
    • 文件大小：598016
    • 提供者：swp0314

  1. 全加器电路基于VHDL语言编写

  2. 全加器电路基于VHDL语言编写 全加器电路基于VHDL语言编写

  3. 所属分类：专业指导

    • 发布日期：2010-06-04
    • 文件大小：135168
    • 提供者：swp0314

  1. 60进制和24进制计数器基于VHDL语言编写

  2. 60进制和24进制计数器基于VHDL语言编写 60进制和24进制计数器基于VHDL语言编写

  3. 所属分类：C/C++

    • 发布日期：2010-06-04
    • 文件大小：234496
    • 提供者：swp0314

  1. 四位加法器和比较器基于VHDL语言

  2. 四位加法器和比较器基于VHDL语言 四位加法器和比较器基于VHDL语言

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：123904
    • 提供者：swp0314

  1. 基于VHDL语言的3位数字频率计

  2. 基于VHDL语言的3位数字频率计 含报告 VHD文件

  3. 所属分类：专业指导

    • 发布日期：2010-06-11
    • 文件大小：168960
    • 提供者：tianyi416182362

  1. 基于VHDL语言简易数字时钟 6位数码管显示

  2. 基于VHDL语言简易数字时钟 6位数码管显示

  3. 所属分类：C/C++

    • 发布日期：2010-06-11
    • 文件大小：240640
    • 提供者：tianyi416182362

  1. 基于VHDL语言的四位密码锁

  2. 基于VHDL语言的四位密码 基于VHDL语言的四位密码锁

  3. 所属分类：其它

    • 发布日期：2010-06-27
    • 文件大小：1048576
    • 提供者：swp0314

  1. 基于VHDL语言的VGA图像显示程序及其工程文件

  2. 基于VHDL语言的VGA图像显示程序及其工程文件

  3. 所属分类：专业指导

    • 发布日期：2011-03-05
    • 文件大小：39936
    • 提供者：yhrainOO

  1. 基于VHDL语言的浮点乘法器的硬件实现

  2. 基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的

  3. 所属分类：硬件开发

    • 发布日期：2011-10-12
    • 文件大小：151552
    • 提供者：devpearl110
« 12 3 4 5 6 7 8 9 10 ... 50 »