引言本文探讨在Virtex-5FPGA中实现设计的一些难题，然后用一个项目作为示范来详解充分利用其功能集的技法。设计过程包括几个步骤，从针对应用选择适合的Virtex-5开始。为便于本文叙述，我们假定IP模块已经过汇编，并且已经就绪备用或已经用COREGenerator生成。针对应用选择适合的器件多数音视频采集器件都支持单信道，以Y/Cr/Cb数据格式生成源同步数字信号。DSP虽然有能力采集数字音视频信号，也能够执行数字信号处理任务，但通常却仅支持少数几条信道。本设计选择了FPGA，事实证明这对