注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器

  2. 基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器，压缩包里有vwf时序波形和最简单的testbench测试代码

  3. 所属分类：硬件开发

    • 发布日期：2020-12-06
    • 文件大小：7340032
    • 提供者：weixin_44718283