注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基本门电路和数值比较器的设计

  2. 组成原理 课程设计 基本门电路 和数值比较器的设计

  3. 所属分类：专业指导

    • 发布日期：2009-06-19
    • 文件大小：562176
    • 提供者：yykable

  1. 数字电路实验指导书（十五项实验）

  2. 实验一 TTL门电路参数测试实验……… 实验二 CMOS门电路参数测试………… 实验三 基本门电路的逻辑功能测试…… 实验四 译码器及其应用………………… 实验五 数码管显示实验………………… 实验六 组合逻辑电路的设计与测试…… 实验七 移位寄存器及其应用…………… 实验八 计数器及其应用………………… 实验九 555定时器及其应用…………… 实验十 EPROM只读存储器的应用……… 实验十一 D/A转换实验………………… 实验十二 A/D转换实验………………… 实验十三 多功能数字钟的设计

  3. 所属分类：专业指导

    • 发布日期：2009-12-01
    • 文件大小：931840
    • 提供者：zjh1109

  1. 在MAX+PLUS II中，采用LPM图元设计一个4-16译码器，采用基本门电路设计一个一位的全加器

  2. 1.在图形编辑器中采用LPM图元设计一个4-16译码器，以decoder16.gdf命名保存。将器件设定为EPM7128LC84-6。输入D、C、B、A绑定到10,11,12,13管脚，输出Y0….Y15按顺序绑定到60至75管脚。进行波形仿真，验证功能正确。分析节点A到节点y15的最短延时。 2.在图形编辑器中，采用基本门电路设计一个一位的全加器，以FADDER.gdf命名保存。器件设定为EPM7128LC84-6。输入Ain、Bin、Cin（进位输入）分别绑定到Pin21、22、23，输出

  3. 所属分类：嵌入式

    • 发布日期：2010-07-05
    • 文件大小：64512
    • 提供者：bi_qianyu

  1. 用74160和基本门电路设计的万年历原理图

  2. 这是数电结课教员布置的作业，用异步设计的可调整万年历电路

  3. 所属分类：数据库

    • 发布日期：2011-05-18
    • 文件大小：225280
    • 提供者：monkey1223

  1. 数字电路实验报告

  2. 基本门电路和组合逻辑电路分析的完整实验程序和实验报告 VHDL Quartus

  3. 所属分类：硬件开发

    • 发布日期：2013-05-28
    • 文件大小：4194304
    • 提供者：tobyhhj

  1. 许多基本CMOS电路的版图

  2. 介绍cmos电路的原理，常见的一些基本门电路的实现原理图等

  3. 所属分类：电信

    • 发布日期：2018-01-11
    • 文件大小：6291456
    • 提供者：tolerate71

  1. 计算机组成与系统结构电子信息基本门电路

  2. 电子信息，基本门电路，计算机组成与系统结构

  3. 所属分类：专业指导

    • 发布日期：2009-01-20
    • 文件大小：490496
    • 提供者：myselfdream

  1. 数字电路 逻辑门电路 课件

  2. 数字电路中 逻辑门电路 1、了解半导体器件的开关特性。 2、掌握基本逻辑门（与、或、与非、或非、 异或门）、三态门、OC门的逻辑功能。 3、学会逻辑电路逻辑功能分析。 4、掌握逻辑门的主要参数及在应用中的 接口问题。

  3. 所属分类：专业指导

    • 发布日期：2009-03-18
    • 文件大小：684032
    • 提供者：chao453488842

  1. 实验一基本门电路的逻辑功能测试

  2. 实验一基本门电路的逻辑功能测试，这是数字逻辑实验一的内容，内容是基础门电路的相关实验

  3. 所属分类：DOS

    • 发布日期：2019-01-14
    • 文件大小：797696
    • 提供者：weixin_42901000

  1. 实验三 集成门电路功能测试.pdf

  2. 1.基本门电路的逻辑功能测试；观测输入输出端的逻辑值，测量出输出端对应的电压值。 2.逻辑门的转换：利用 74S00 与非门组成非门，2 输入与门，2 输入或门电路。 3.门电路的基本应用：测试用“异或”门和“与非”门组 成的半加器的逻辑功能。 4.测量与非门电压传输特性。

  3. 所属分类：嵌入式

    • 发布日期：2020-03-14
    • 文件大小：793600
    • 提供者：forest_one

  1. 基本逻辑门电路图形符号

  2. 数字逻辑与数字系统 基本逻辑门电路图形符号

  3. 所属分类：电信

    • 发布日期：2011-12-06
    • 文件大小：18432
    • 提供者：wushunchuang

  1. 门电路的基本知识

  2. 学习数字电子技术，门电路的文档。可以清晰简洁的了解所要掌握的重点。。

  3. 所属分类：专业指导

    • 发布日期：2011-11-20
    • 文件大小：239616
    • 提供者：xiaoajie2011

  1. 认识基本半导体元件搭建门电路

  2. 今天，我就在这里给一些电子硬件行业的新人们一些关于基本半导体元件搭建门电路整理出来的知识。

  3. 所属分类：其它

    • 发布日期：2020-07-16
    • 文件大小：29696
    • 提供者：weixin_38690739

  1. 实验1 基本门电路

  2. 实验1 基本门电路,实验1 基本门电路,实验1 基本门电路.

  3. 所属分类：专业指导

    • 发布日期：2011-05-11
    • 文件大小：987136
    • 提供者：apod502

  1. 数字电路之门电路笔记

  2. 用以实现基本逻辑运算和复合运算的单元电路称为门电路。常用的门电路在逻辑功能上又与门、或门、非门、与非门、或非门、与或非门、异或们等几种。在电子电路中，用高、低电平分别表示二值逻辑的1和0两种逻辑状态。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：69632
    • 提供者：weixin_38545923

  1. 单片机与DSP中的单片机数字逻辑门电路和定时器

  2. 一、基本数字逻辑门电路 　　不管是数字电路，还是C语言，我们都会经常遇到逻辑运算和逻辑电路，在这里我介绍一下，大家先简单了解一下，知道有这么回事，回头遇到了，再详细研究。 　　首先，在“逻辑”这个概念范畴内，存在真和假这两个逻辑值，而将其对应到数字电路或C语言中，就变成了“非0值”和“0值”这两个值，即逻辑上的“假”就是数字电路或C语言中的“0”这个值，而逻辑“真”就是其它一切“非0值”。 　　然后，我们来具体分析一下几个主要的逻辑运算符。我们假定有2个字节变量：A和B，二者进行某种逻辑运

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：344064
    • 提供者：weixin_38601878

  1. 基础电子中的TTL与非门电路及TTL与非门的技术参数

  2. TTL与非门电路 　　基本TTL反相器不难改变成为多输入端的与非门 。它的主要特点是在电路的输入端采用了多发射极的BJT ，如下图所示。器件中的每一个发射极能各自独立地形成正向偏置的发射结 ，并可促使BJT进人放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。 　　下图是采用多发射极BJT用作３输入端TTL与非门的输入器件的一个实例。当任一输入端为低电平时，T1的发射结将正向偏置而导通，T2将截止。结果将导致输出为高电平。只有当全部输入端为高电平时，T1将转入倒置放大

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：186368
    • 提供者：weixin_38595528

  1. 元器件应用中的基本逻辑门电路实验原理

  2. 1．正负逻辑的概念 　　在数字电路中，逻辑“1”与逻辑“0”可表示两种不同电平的取值，根据实际取值的不同，有正、负逻 辑之分。正逻辑中，高电平用逻辑“1”表示，低电平用逻辑“0”表示；负逻辑中，高电平用逻辑“0” 表示，低电平用逻辑“1”表示。 　　2．门电路的基本功能 　　数字电路中的四种基本操作是与、或、非及触发器操作，前三种为组合电路，后一种为时序电路。与非 、或非和异或的操作仍然是与、或、非的基本操作。与、或、非、与非、或非和异或等基本逻辑门电路为 常用的门电路，它们的逻辑符号、逻

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：210944
    • 提供者：weixin_38534444

  1. TTL门电路组成的电容正反馈多谐振荡器

  2. 由TTL门电路组成的电容正反馈多谐振荡器基本电路如图10.2.1所示。它是两级TTL与非门由电容C构成正反馈的电路。    在多谐振荡器工作过程中，主要依靠电容C的充、放电，引起d点电位vd的变化。当vd达到TTL门阈值电压Vth时，引起与非门状态的翻转。假设某时刻由于电容C的充电，使vd逐渐上升，当vd上升至vd≥Vth时，与非门G1将由关态变为开态，使输出va由高电平下跳至低电平，与非门G2由开态变为关态，输出vb由低电平上跳至高电平。由于电容C端电压不能突变，使d点电位vd也随vb的上跳而

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：171008
    • 提供者：weixin_38670529

  1. (Verilog HDL数字系统设计)第7章门电路设计与实现

  2. 7.1基?本?门?电?路基本门电路包括与门或门非门表7.1是二输入与门或门和非门的真值表采用VerilogHDL实现数字电路时可以采用结构化数据流和行为描述三种方式代码7.1中的basic_gate1

  3. 所属分类：其它

    • 发布日期：2021-01-21
    • 文件大小：2097152
    • 提供者：weixin_38621082
« 12 3 4 5 6 7 8 9 10 ... 25 »