注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DS1302时钟芯片简介

  2. DS1302是DALLAS公司推出的涓流充电时钟芯片，内含一个实时时钟/日历和31字节静态RAM，可以通过串行接口与单片机进行通信。实时时钟/日历电路提供秒、分、时、日、星期、月、年的信息，每个月的天数和闰年的天数可自动调整，时钟操作可通过AM/PM标志位决定采用24或12小时时间格式。DS1302与单片机之间能简单地采用同步串行的方式进行通信，仅需三根I/O线：复位（RST）、I/O数据线、串行时钟（SCLK）。时钟/RAM的读/写数据以一字节或多达31字节的字符组方式通信。DS1302工作

  3. 所属分类：嵌入式

    • 发布日期：2009-06-15
    • 文件大小：176128
    • 提供者：mymywayne

  1. Verilog HDL异步设计与同步设计的时序分析

  2. （1） 理解亚稳态产生的物理意义 （2） 理解触发器本身的建立时间和保持时间以及异步复位恢复的概念 （3） 理解亚稳态恢复和同步寄存器的概念 （4） 理解组合逻辑的延迟产生的原理，掌握系统时钟频率的计算 （5） 理解并掌握时钟偏斜和抖动及其对时钟频率的影响 （6） 理解提高系统时钟频率的两种方法 （7） 了解False Path和多时钟周期的概念，知道使用False Path和多时钟周期进行时序约束。 （8） 理解并掌握芯片之间的时序接口设计 （9） 理解并掌握异步电路的设计方法

  3. 所属分类：硬件开发

    • 发布日期：2012-05-16
    • 文件大小：6291456
    • 提供者：sagatsagat

  1. 第4章_复位时钟同步和初始化_mpc83xx中文手册

  2. 第四章 复位、时钟同步和初始化 本章介绍复位、 时钟同步和 MPC8349E 设备的整体初始化， 包括复位配置信号的定义及其选项。 此外还介绍配置、控制和状态寄存器。注意，本书的每一章都介绍了一个部件额外的具体的初始化过程。

  3. 所属分类：硬件开发

    • 发布日期：2014-01-22
    • 文件大小：719872
    • 提供者：lu19860506

  1. 第4章 复位、时钟同步和初始化

  2. 本章介绍复位、时钟同步和MPC8349E设备的整体初始化，包括复位配置信号的定义及其选项。此外还介绍配置、控制和状态寄存器。注意，本书的每一章都介绍了一个部件额外的具体的初始化过程。

  3. 所属分类：硬件开发

    • 发布日期：2015-11-19
    • 文件大小：992256
    • 提供者：jlushengming

  1. 第4章-复位时钟同步和初始化-mpc83xx中文手册

  2. 第4章-复位时钟同步和初始化-mpc83xx中文手册

  3. 所属分类：嵌入式

    • 发布日期：2016-05-20
    • 文件大小：711680
    • 提供者：zzwyff

  1. 时钟复位与时序约束

  2. 讲解同步时钟复位以及异步复位的技术，图示给出约束中需要注意满足的一些时间关系。

  3. 所属分类：硬件开发

    • 发布日期：2018-01-15
    • 文件大小：380928
    • 提供者：tolerate71

  1. 基于GPS与恒温晶振的瞬变电磁同步时钟系统

  2. 针对恒温晶振长期稳定性差和GPS易受干扰、短期稳定性差等问题,设计了基于GPS与恒温晶振的瞬变电磁同步时钟系统。该系统采用"ARM+CPLD"的模式作为核心处理单元,以GPS的秒脉冲信号为基准,采用频率偏差测量模块在2个相邻的秒脉冲之间对高频信号的晶振频率进行检测,并采用自适应PID控制器实现对恒温晶振输出频率的调节,有效地解决了因单个频率偏差过大而影响恒温晶振控制电压精度的问题,提高了系统的稳定性;以秒脉冲信号为计时器,定时对分频器进行复位操作,实现了恒温晶振累积误差的自动消除,保证了输出信号

  3. 所属分类：其它

    • 发布日期：2020-05-11
    • 文件大小：314368
    • 提供者：weixin_38701156

  1. ds1302时钟模块用户手册

  2. 一、 DS1302时钟模块简介 DS1302 是DALLAS 公司推出的涓流充电时钟芯片，内含有一个实时时钟/日历和31 字节静态RAM ，通过简单的串行接口与单片机进行通信。实时时钟/日历电路提供秒、分、时、日、周、月、年的信息，每月的天数和闰年的天数可自动调整。时钟操作可通过AM/PM 指示决定采用24 或12 小时格式。DS1302 与单片机之间能简单地采用同步串行的方式进行通信，仅需用到三个口线：（1）RST 复位（2）I/O 数据线（3）SCLK串行时钟。时钟/RAM 的读/写数据以一

  3. 所属分类：其它

    • 发布日期：2020-07-14
    • 文件大小：189440
    • 提供者：weixin_38685832

  1. PIC单片机之DS1302时钟

  2. 大家好，通过前一期的学习，我们已经对ICD2 仿真烧写器和增强型PIC 实验板的使用方法及学习方式有所了解与熟悉，学会了如何用单片机来控制发光管、继电器、蜂鸣器、按键、数码管、RS232串口、步进电机、温度传感器、I2C 总线、SPI 总线等资源，体会到了学习板的易用性与易学性，这一期我们将介绍市面上常见的时钟芯片DS1302 的应用。 一、DS1302时钟芯片简介 DS1302 是DALLAS 公司推出的涓流充电时钟芯片，内含一个实时时钟/ 日历和31 字节静态RAM，可以通过串行接口与单

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：630784
    • 提供者：weixin_38741950

  1. 对于选择同步化的异步复位的方案

  2. 随着FPGA设计越来越复杂，芯片内部的时钟域也越来越多，使全局复位已不能够适应FPGA设计的需求，更多的设计趋向于使用局部的复位。本节将会从FPGA内部复位“树”的结构来分析复位的结构。 我们的复位线将会是一个和时钟一样多扇出的网络，如此多的扇出，时钟信号是采用全局时钟网络的，那么复位如何处理?有人提出用全局时钟网络来传递复位信号，但是在FPGA设计中，这种方法还是有其弊端。一是无法解决复位结束可能造成的时序问题，因为全局网络的延时较大，并且不可以直接连到寄存器的复位端。仍然需要局部走线，这对

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：177152
    • 提供者：weixin_38524871

  1. 如何选择复位方式？

  2. 在一个FPGA项目设计之初，全局网络的建立至关重要，其中包括时钟网络和复位网络。而通常设计者对时钟网络的规划尤为小心，可却忽视了复位网络，这个复位跟时钟一样也是一个覆盖全局、高扇出的信号，如果处理不当也会导致意想不到的错误。很多人会问，到底复位信号选择同步还是异步、高电平还是低电平有效？

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：71680
    • 提供者：weixin_38630612

  1. 单片机复位种类和故障

  2. 外部复位它是影响时钟模块和所有内部电路,属于同步复位，但外部Reset引脚为逻辑低电平。上电复位它是由外部总线产生的一种异步复位。低电压复位它是部分单片级内部监控器形成的异步复位，单片机电压小于一定触发值时，单片机开始复位。此外还有软件复位，双总线故障复位，时钟丢失复位等

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：182272
    • 提供者：weixin_38746926

  1. verilog同步复位PK异步复位

  2. 时钟和复位是FPGA中关键，下面是特权写的，复制以备找工作~~~

  3. 所属分类：其它

    • 发布日期：2020-08-18
    • 文件大小：35840
    • 提供者：weixin_38678796

  1. EDA_序列相关同步检测电路.zip

  2. 序列相关同步检测电路，EDA结课题目，学号尾数为0，3，6，9的才做。 任务：在一个串行输入码流中滑动检测是否存在同步序列。 端口说明：clk为时钟信号，1bit宽度输入信号；reset为复位信号，1bit宽度输入信号；sync为同步输出信号，1bit宽度；data为采样输入信号，8bits宽度，2进制补码数。 文件说明：包含vhd实现文件和testbench文件以及说明文档、题目要求。

  3. 所属分类：嵌入式

    • 发布日期：2020-08-23
    • 文件大小：571392
    • 提供者：u012313945

  1. 同步复位和异步复位的比较

  2. 无论同步还是异步复位，在对触发器时序进行分析的时候，都要考虑复位端与时钟的相位关系。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：75776
    • 提供者：weixin_38656064

  1. 单片机与DSP中的一种数字信号处理器TMS320F206复位问题的实现

  2. TMS320F206是TI公司推出的一种DSP芯片，它是基于TMS320C5x之上的高速定点数字处理芯片，具有改进的哈佛结构并行分离的程序和数据总线、高性能CPU及高效的指令集等特点。其主要特性如下：1.CPU具有32位CALU、32位累加器、16×16位并行乘法器、三个移位寄存器、八个16位辅助寄存器。2.存储器具有224K字可寻址存储空间、544字片内DRAM、4K字片内SRAM或32K字片内快闪存储器。3.指令速度为50ns、35ns及25ns单指令周期。4.外围电路有软件可编程定时器、软

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：160768
    • 提供者：weixin_38662089

  1. 同步复位及异步复位设计

  2. 关于复位设计，有多种不同的观点和方案。到底是采用同步复位还是异步复位，全局复位还是局部复位，是由多方面的因素决定的。但良好的复位设计既可以提高系统的可靠性，又可以节省大量的逻辑资源。在实际应用中，笔者也看到过很多因为复位电路设计问题而导致的系统可靠性问题。本节针对这几个问题加以说明，希望读者能够找到适合自己设计的复位设计方案。 　　复位要解决的问题就是让电路在上电之后有一个确定的初始状态，而很多时候我们设计的复位电路没有能够达到这个效果。 　　(1)同步复位的优点是同步的。 　　对于非时钟

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：65536
    • 提供者：weixin_38516706

  1. EDA/PLD中的EDA典型单元电路的同步计数器

  2. 计数器是在数字系统中使用最多的时序电路，它不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 　　所谓同步计数器，就是在时钟脉冲（计数脉冲）的控制下，构成计数器的各触发器状态同时发生变化的那一类计数器。 　　【例】 用VHDL设计一个模为60，具有异步复位、同步置数功能的8421BCD码计数器，并使用MAX+p1us II进行仿真。 　　仿真结果如图所示。 　　如图 CNT60的仿真波形　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：243712
    • 提供者：weixin_38703787

  1. 基础电子中的同步复位与异步复位-异步复位和同步复位区别-异步复位同步释放

  2. 一、同步复位与异步复位特点： 　　同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作。 　　异步复位是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。　　　　　二、异步复位和同步复位的优缺点： 　　1、同步复位的优点大概有3条： 　　a、有利于仿真器的仿真。 　　b、可以使所设计的系统成为100%的同步时序电路，这便大大有利于时序分析，而且综合出来的fmax一般较高。 　　c、因为他只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：46080
    • 提供者：weixin_38704565

  1. EDA典型单元电路的同步计数器

  2. 计数器是在数字系统中使用多的时序电路，它不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 　　所谓同步计数器，就是在时钟脉冲（计数脉冲）的控制下，构成计数器的各触发器状态同时发生变化的那一类计数器。 　　【例】 用VHDL设计一个模为60，具有异步复位、同步置数功能的8421BCD码计数器，并使用MAX+p1us II进行仿真。 　　仿真结果如图所示。 　　如图 CNT60的仿真波形　　  :

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：313344
    • 提供者：weixin_38597533
« 12 3 4 5 6 7 8 9 10 ... 13 »