长期以来，降低功耗一直是芯片设计中的重要需求。随着更大、更快的集成电路应用于便携式产品中，这个需求变得日益重要。因此，贯穿整个设计流程的功率管理技术也在不断改进，以确保产品的各个部分均得到适当、高效的功率供应，同时保证产品的可靠性。诸如多电压岛，以及时钟频率和阈值电压的动态调整等技术，均有助于在提供高性能的同时，节省便携产品中的电池能量。

从英国曼彻斯特大学(University of Manchester)异步逻辑研究部门剥离出来的Silistix公司日前宣称，将开发允许设计师生成复杂集成电路IP模块之间的互连逻辑的EDA工具和库。  　　Silistix已开发出一种被其命名为Chain的互连架构，据该公司称能提供超越传统片上总线结构的功率耗散和设计生产率改进。Chain互连架构，由名为Chainworks设计和综合工具套件产生，是一种自行定时、基于包的互连网络，管理芯片上IP内核之间的数据流，不依赖系统时钟沿。这导致功率耗散较

长期以来，降低功耗一直是芯片设计中的重要需求。随着更大、更快的集成电路应用于便携式产品中，这个需求变得日益重要。因此，贯穿整个设计流程的功率管理技术也在不断改进，以确保产品的各个部分均得到适当、高效的功率供应，同时保证产品的可靠性。诸如多电压岛，以及时钟频率和阈值电压的动态调整等技术，均有助于在提供高性能的同时，节省便携产品中的电池能量。       更为重要的是，SoC在尺寸和速度方面的增长已经给大量的设计带来了功耗方面的挑战，而这些挑战并不属于传统的受供电限制的范畴。在这些设计中，热耗散和可

功率优化技术        图5中，根据静态与动态功率以及这些技术所应用的设计抽象层次，对各项功率优化技术进行了分类。使用这些方法中的哪项或哪几项要取决于设计目标。将这些方法结合到设计流程中，就形成了一种集成式的功率管理设计策略。        模块门控时钟        模块门控时钟可用于体系结构层次，对不在使用状态下的某些设计部分禁用时钟。Power Compiler能够替换手动插入的门控时钟逻辑电路，运用库的ICG(集成门控时钟)单元控制时钟进入任何模块。一旦用户在脚本中创建出