注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的串口与外部SDRAM通信的电路设计

  2. 基于FPGA的串口与外部SDRAM通信的电路设计

  3. 所属分类：硬件开发

    • 发布日期：2012-05-30
    • 文件大小：107520
    • 提供者：xinghai5000

  1. FPGA读写SDRAM,代码均经过详细注释

  2. 众所周知，片上RAM是FPGA的宝贵资源。对于一些低端的FPGA芯片，其片上RAM实在是少的可怜，甚至不能存下一张图片。若要用FPGA实现图像处理，显然需要外部存储器。 而在外部存储器中，SDRAM的特点是速度快，价格低，但时序复杂。今天，主要介绍的就是使用FPGA读写SDRAM的实验。 文章最后，将会给出所有代码，代码均经过详细注释。 实验环境： 硬件环境： FPGA：Cyclone II 系列 FPGA片上RAM： 160000+bit SDRAM： 4 Banks x 1M x 16Bi

  3. 所属分类：硬件开发

    • 发布日期：2012-09-12
    • 文件大小：2097152
    • 提供者：shawge

  1. LPC2468 测试程序

  2. LPC2468与操作外部SDRAM，串口，跑马灯，GPIO等程序，测试通过

  3. 所属分类：外包

    • 发布日期：2012-09-26
    • 文件大小：136192
    • 提供者：lbwhhit

  1. TQ2440裸机中断(外部中断)

  2. 用ADS编译测试通过，外部中断按键测试程序，可以通过uboot下载至NAND里运行，直接下载到SDRAM无法运行(因为没有开启MMU)。 http://blog.csdn.net/forsakening/article/details/8998027 这里是我对S3C2440代码及中断的分析。

  3. 所属分类：C

    • 发布日期：2013-05-31
    • 文件大小：40960
    • 提供者：forsakening

  1. STM32F429操作SDRAM

  2. STM32F429 外部sdram读写测试

  3. 所属分类：硬件开发

    • 发布日期：2014-11-20
    • 文件大小：1048576
    • 提供者：silno

  1. DDR2 SDRAM verilog 模块

  2. DDR2 SDRAM 的软件模块源代码，主要用于DDR2 SDRAM控制器的仿真，以及外部存储的仿真

  3. 所属分类：硬件开发

    • 发布日期：2014-12-19
    • 文件大小：36864
    • 提供者：u011039787

  1. [EE326]Blackfin®处理器与SDRAM技术

  2. ADI公司的Blackfin®系列处理器提供了可与SDRAM接口的外部总线接口单元（EBIU）。

  3. 所属分类：电信

    • 发布日期：2015-11-04
    • 文件大小：2097152
    • 提供者：louisignal

  1. SDRAM全能_控制器设计（256Mbit）

  2. 该控制器包含以下特点： 1， 突发传输，可设置突发长度为1,2,4,8和全页。 2， 自定义突发长度。通过stop信号来实现。 一、 控制器的设计 这里，我是根据HY57V2562即256Mbit设计的。 SDRAM的初始化过程可根据我提供的参考资料，同时结合我给的源代码。很好理解的。以下我主要介绍使用的方式。 二、调试及使用 我以Xilinx(xc6slx9-2ftg256)和altera(EP4C30)的开发板都进行过下载和验证，均没有问题。 注意： 1， 该控制器本身以时钟的上升沿工作。

  3. 所属分类：嵌入式

    • 发布日期：2016-06-23
    • 文件大小：5242880
    • 提供者：enjoylife2018

  1. STM32 FMC 扩展外部SDRAM

  2. 本例程学习STM32的FMC驱动及SDRAM内存器。使用内存管理的方式使用外部的SDRAM空间

  3. 所属分类：C

    • 发布日期：2018-06-12
    • 文件大小：9437184
    • 提供者：dun2010

  1. stm32F429 lwip webserver+tcp client+ping with sdram

  2. 基于STM32F429＋LWIP，整合webserver\tcp client \ping功能三合一 使用了外部SDRAM，上电时即需插入网线，否则会检测失败，在netif_set_up/down函数中， 可自行修改代码，以符合应用需求。 针对标准库不能兼容一个以上功能问题的LWIP库修改，在changlog中有说明。

  3. 所属分类：C

    • 发布日期：2019-04-19
    • 文件大小：17825792
    • 提供者：taorui8339

  1. 外部存储器接口 SDRAM实验

  2. 外部存储器接口 SDRAM实验 外部存储器接口 SDRAM实验

  3. 所属分类：硬件开发

    • 发布日期：2012-05-25
    • 文件大小：103809024
    • 提供者：augusdi

  1. 处理器外接SDRAM的控制技术

  2. 现代的处理器(SoC)或DSP都内建有内存控制器，它是外部SDRAM、FLASH、EEPROM、SRAM……等内存的控制接口。但不同处理器内部的内存控制方式都不尽相同，而且它们的控制程序大部分都位于开机程序内，皆属于汇编语言，所以常令人不知所云。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：57344
    • 提供者：weixin_38745891

  1. 嵌入式DSP访问片外SDRAM的低功耗设计研究

  2. 为了降低DSP外部SDRAM存储系统的功耗，针对DSP访问片外SDRAM的功耗来源特点，提出了基于总线利用率动态监测的读写归并方案。该方案动态监测外部存储器接口(EMIF)总线的利用率，根据总线利用率的不同选择开放的页策略、封闭的页策略或休眠模式；设计了简化的指令Cache(I—Cache)，采用块读的方法取指令；设计了写后数据缓冲区，由EMIF对同一行的读写进行归并。经计算，根据EMIF总线利用率的不同(10％～40％)，该方案相比单纯采用开放的页策略，功耗可减少5％～20％左右。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：134144
    • 提供者：weixin_38656741

  1. 基于FPGA的外部存储器设计

  2. 本文介绍了FPGA外部存储器的设计方法，可以有效地解决雷达实时信号处理过程中海量数据的存储问题，同时也可以充分利用FPGA去控制SDRAM和FLASH，不仅保证了资源的充分利用，也可以有效地满足信号处理过程中的高速实时的要求。另外，可以根据FPGA型号的不同，适当地更改外部存储器，以满足不同的应用场合。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：633856
    • 提供者：weixin_38640794

  1. 便携设备访问片外SDRAM的低功耗设计研究

  2. 在基于DSP的嵌入式应用中，存储器系统逐渐成为功耗的主要来源。例如Micron公司的MT48LC2Mx32B2-5芯片，在读写时功耗最大可以到达924 mW，而大部分DSP的内核功耗远远小于这个数值。如TI的TMS320C55x系列的内核功耗仅仅为0.05 mW／MIPS。所以说，优化存储系统的功耗是嵌入式DSP极其重要的设计目标。本文主要以访问外部SDRAM为例来说明降低外部存储系统功耗的设计方法。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：151552
    • 提供者：weixin_38620839

  1. ADSP-TS201的系统设计及外部总线接口技术

  2. 本文主要结合ADI公司的高性能ADSP-TS201的结构特点，讨论了在系统设计的过程中应该重点注意的几个问题和ADSP-TS201的外部接口技术，并给出了其与SDRAM，FPGA的连接实例，对基于TigerSHARC系列DSP的应用设计具有实用的参考价值。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：120832
    • 提供者：weixin_38538224

  1. 嵌入式系统/ARM技术中的嵌入式DSP访问片外SDRAM的低功耗设计研究

  2. DSP有限的片内存储器容量往往使得设计人员感到捉襟见肘，特别是在数字图像处理、语音处理等应用场合，需要有高速大容量存储空间的强力支持。因此，需要外接存储器来扩展DSP的存储空间。 　　在基于DSP的嵌入式应用中，存储器系统逐渐成为功耗的主要来源。例如Micron公司的MT48LC2Mx32B2-5芯片，在读写时功耗最大可以到达924 mW，而大部分DSP的内核功耗远远小于这个数值。如TI的TMS320C55x系列的内核功耗仅仅为0.05 mW／MIPS。所以说，优化存储系统的功耗是嵌入式DSP

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：188416
    • 提供者：weixin_38500709

  1. 基于系统级芯片内部SRAM与外部SDRAM组合设计方法

  2. 很多系统级芯片带有内部存储器，它具有速度快功耗低的优点，但容量却不是很大，因此需要和外部存储器结合起来使用。本文介绍如何配置系统以使片上SRAM和片外SDRAM一起构成一个连续的存储空间，达到比单独使用SDRAM时等待时间更短且功耗更低的目的。 　　LH79520是一种具有较高集成度的系统级芯片，可广泛用于多种便携式设备。该芯片带有32KB片上SRAM，可用作LCD显示器的片上帧缓存器。但不幸的是，32KB对多数彩色显示器存储容量太小，例如一个320×240 8位像素显示器需要75KB存储空间

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：103424
    • 提供者：weixin_38698018

  1. 嵌入式系统/ARM技术中的Atmel推出包括外部总线接口（EBI）的ARM7微控制器

  2. Atmel Corporation的ARM7 USB微控制器SAM7系列新增三款微控制器。SAM7SE微控制器的可选闪存密度为32、256和512千字节，是唯一一款包括外部总线接口(EBI)的ARM7微控制器。通过外部总线接口可访问大量NAND外置闪存、同步动态随机存取内存(SDRAM)、CompactFlash、同步随机存取内存(SRAM)和只读存储器(ROM)存储。SAM7SE微控制器能有效存储和检索千兆字节数据，是移动医疗监控等数据记录应用的理想之选。 　　SAM7SE微控制器是业界首

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：70656
    • 提供者：weixin_38720322

  1. DSP片外高速海置SDRAM存储系统设计

  2. 摘  要：介绍使用同步动态RAM(SDRAM)扩展嵌入式DSP系统高速超大容量外部存储空间的设计方法；结合已成功实现的、基于TMS320C6201的数字信号处理系统，论述使用IS42S16400 SDRAM芯片设计DSP片外同步存储系统的具体实现方案；详细讨论TMS320c6201的EMI与SDRAM的接口设计及编程方法。      在数字图像处理、航空航天等高速信号处理应用场合，需要有高速大容量存储空间的强力支持，来满足系统对海量数据吞吐的要求。通过使用大容量同步动态RAM(SDRAM)来扩展

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：287744
    • 提供者：weixin_38741996
« 12 3 4 5 6 7 »