注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 多功能数字钟----数字电路实验报告

  2. 多功能数字钟 【摘 要】数字钟是采用数字电路实现对时,分,秒。数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。 数字钟计时周期是24小时，因此必须设置

  3. 所属分类：专业指导

    • 发布日期：2009-05-18
    • 文件大小：698368
    • 提供者：jayzf0503

  1. 数电课程设计多功能数字钟

  2. 数电课程设计多功能数字钟 课程设计专用，24页WORD，格式保证好，下了觉不后悔

  3. 所属分类：专业指导

    • 发布日期：2009-09-14
    • 文件大小：1048576
    • 提供者：lzg0179

  1. 给予VHDL的多功能数字钟设计

  2. 一个很好的多功能数字钟设计，包括年月日以及时分秒 ，已经仿真验证过！

  3. 所属分类：嵌入式

    • 发布日期：2009-09-17
    • 文件大小：550912
    • 提供者：afei8856

  1. 2004年山东省大学生电子设计竞赛一等奖 多功能数字钟

  2. 2004年山东省大学生电子设计竞赛一等奖 多功能数字钟（B题）

  3. 所属分类：专业指导

    • 发布日期：2009-12-29
    • 文件大小：263168
    • 提供者：marsfgl06

  1. 多功能数字钟课程设计

  2. 多功能数字钟课程设计，定时控制； 仿广播电台正点报时； 报整点时数； 触摸报整点时数 附带仿真

  3. 所属分类：嵌入式

    • 发布日期：2010-01-05
    • 文件大小：701440
    • 提供者：taolei372817455

  1. 数字逻辑 课程设计 VHDL 多功能数字钟（1）

  2. 数字逻辑 课程设计 VHDL 多功能数字钟 这个数字钟是我根据我老师的设计自己改编的，内部结构变化挺大的，功能也比较全。 1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2、设计精度要求为1秒。 （一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。 （二）校时：在计时显示状态下，k=1，进入“小时”校准状态，之后按下“k=1”则进入“分”校准状态，继续按下“k=1”则进入“调秒”状态，第三次按下“k键”又恢复到正常计时显示状态。 （1）“小时”

  3. 所属分类：专业指导

    • 发布日期：2010-01-06
    • 文件大小：233472
    • 提供者：ktboy0502

  1. 数字逻辑 课程设计 VHDL 多功能数字钟（2）

  2. 数字逻辑 课程设计 VHDL 多功能数字钟 这个数字钟是我同学根据老师那个改编的，功能很强大！同时免费赠送设计报告以及.scf .vhd文件 1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2、设计精度要求为1秒 （一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。 （二）校时：在计时显示状态下，按下“set键”，进入“小时”校准状态，之后按下“k键”则进入“分”校准状态，继续按下“k键”则进入“秒复零”状态，第三次按下“k键”又恢复到正常计时

  3. 所属分类：专业指导

    • 发布日期：2010-01-06
    • 文件大小：154624
    • 提供者：ktboy0502

  1. 数字逻辑 课程设计 VHDL 多功能数字钟

  2. 数字逻辑 课程设计 VHDL 多功能数字钟 这个数字钟是我老师的设计，网上很难找到，但设计的很绝！已有设计报告 1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2、设计精度要求为1秒 （一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。 （二）校时：在计时显示状态下，按下“set键”，进入“小时”校准状态，之后按下“k键”则进入“分”校准状态，继续按下“k键”则进入“秒复零”状态，第三次按下“k键”又恢复到正常计时显示状态。 （1）“小时”校准

  3. 所属分类：专业指导

    • 发布日期：2010-01-06
    • 文件大小：98304
    • 提供者：ktboy0502

  1. 多功能数字钟设计多功能数字钟设计

  2. 多功能数字钟设计多功能数字钟设计多功能数字钟设计

  3. 所属分类：专业指导

    • 发布日期：2010-01-12
    • 文件大小：4194304
    • 提供者：sixbit

  1. VHDL多功能数字钟设计

  2. 基于VHDL的多功能数字钟设计 基于VHDL的多功能数字钟设计

  3. 所属分类：专业指导

    • 发布日期：2010-05-05
    • 文件大小：157696
    • 提供者：hongchen1

  1. 简易多功能数字钟设计

  2. 简易多功能数字钟设计 简易多功能数字钟设计 简易多功能数字钟设计

  3. 所属分类：专业指导

    • 发布日期：2010-05-25
    • 文件大小：54272
    • 提供者：AP513

  1. 多功能数字钟设计PPT

  2. 多功能数字钟设计PPT，包括校时、整点报时等各部分的电路及详细说明

  3. 所属分类：专业指导

    • 发布日期：2010-05-28
    • 文件大小：435200
    • 提供者：wdalfred

  1. 多功能数字钟设计，课程设计报告

  2. 大二多功能数字钟课程设计报告,内容详细有借鉴意义

  3. 所属分类：专业指导

    • 发布日期：2010-12-27
    • 文件大小：31744
    • 提供者：no1wudi2010

  1. 电子电工综合实验_多功能数字钟

  2. 电子电工综合实验_多功能数字钟 设计要求 数字计时器逻辑框图 各元件引脚布局图及逻辑功能

  3. 所属分类：C/C++

    • 发布日期：2012-11-05
    • 文件大小：648192
    • 提供者：mrn0bita

  1. 多功能数字钟设计

  2. 内容：多功能数字钟设计 基本要求：1）由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲。 2）秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器。 3）计数出现误差可用校时电路进行校时、校分、校秒。 扩展要求：4）具有可整点报时与定时闹钟的功能。

  3. 所属分类：硬件开发

    • 发布日期：2013-03-30
    • 文件大小：154624
    • 提供者：a1062419418

  1. 多功能数字钟的设计与制作

  2. 数字电子技术课程设计 具有校时功能的多功能数字钟 两种设计方案对比分析选择出更好的方案 并采用Proteus仿真

  3. 所属分类：其它

    • 发布日期：2013-07-05
    • 文件大小：1048576
    • 提供者：u011309243

  1. 南京工程学院 数电课设 多功能数字钟设计 电路图 实验所有文件打包 优秀成绩.pdf

  2. 南京工程学院 数电课设 多功能数字钟设计 电路图 实验所有文件打包 优秀成绩.包括做实验的所有文件打包给大家啦，MAX+plus II设计电路图，gdf文件，mod文件，报告书，一切齐全啦，当时被评为优秀成绩的，特别推荐给大家，电路绝对优秀，直接上机操作，导入电路图即可验证演示。

  3. 所属分类：专业指导

    • 发布日期：2013-11-10
    • 文件大小：1048576
    • 提供者：cds1999

  1. 多功能数字钟设计 毕业论文

  2. 基于单片机的 多功能数字钟设计 不错的文档哦

  3. 所属分类：嵌入式

    • 发布日期：2014-06-08
    • 文件大小：1048576
    • 提供者：u010683774

  1. 南理工多功能数字钟设计

  2. 本文主要使用VDHL语言完成了多功能数字钟设计，利用QuartusII7.0完成设计、仿真等工作。并利用Altera公司开发的Cyclone III系列EP3C25F324C8实验箱实现电路。

  3. 所属分类：讲义

    • 发布日期：2018-04-08
    • 文件大小：1048576
    • 提供者：qq_15331761

  1. 嵌入式系统/ARM技术中的基于FPGA的多功能数字钟设计

  2. 现场可编程门阵列（Field Programmable Gate Arrays,FPGA）是一种可编程使用的信号处理器件。通过改变配置信息，用户可对其功能进行定义，以满足设计需求。通过开发，FPGA能够实现任何数字器件的功能。与传统数字电路相比，FPGA具有可编程、高集成度、高可靠性和高速等优点。 　　1 数字钟总体设计 　　本文以FPGA平台为基础，在QuartusⅡ开发环境下设计开发多功能数字钟。数字钟实现的功能如下： 　　1）计时功能：进行正常的时、分、秒计时，并由6只8段数码管分别

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：168960
    • 提供者：weixin_38526751
« 12 3 4 5 6 7 8 9 10 ... 15 »