注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 多周期处理机的设计源码

  2. 本处理机的设计是为了在多个执行周期中来执行各种指令，该多周期处理机是将一条指令分成多个阶段执行，多周期处理机的“大脑”控制着这几个不同的阶段，这个所谓的“大脑”就是控制部件。此控制器主要由两个模块组成，一个是下一个状态产生电路，一个是控制信号产生电路。下一状态产生电路是一个有限自动机，它通过操作码使其他部件在不同的阶段或状态工作起来。

  3. 所属分类：专业指导

    • 发布日期：2009-12-28
    • 文件大小：6291456
    • 提供者：guo66liang

  1. 计算机组成原理处理器的调度

  2. 1、处理机的基本构成 单总线、专用通路结构模型 2、指令的执行过程 运算指令，访存指令，控制指令 3、 ALU、寄存器堆的设计 4 、处理机的数据路径 取指令电路，算术逻辑操作电路，存储器访问电路，转移控制电路，总体数据路径 5、单周期处理机的控制部件设计 控制信号定义，处理机执行指令的步骤（ALU指令，存储器访问指令，转移指令）控制信号的产生，单周期处理机的缺点 6、多周期处理机的控制部件设计 多周期处理机的总体电路，处理机执行指令的5个周期，状态转移图及状态转移表，输出控制表，性能 7、硬

  3. 所属分类：专业指导

    • 发布日期：2011-11-04
    • 文件大小：4194304
    • 提供者：talentmxz

  1. 单周期处理器设计

  2. 由简单与非门等搭建单周期cpu 实验目的： 进一步理解数据通路、控制通路等基本概念 掌握处理器中控制器的基本设计方法 进一步理解单周期处理器以及多周期处理器的工作原理和设计思路 实验要求： 设计和实现一个单周期处理器（60%） 可执行至少7条MIPS指令，add、sub、ori、lw、sw、beq、j 编写测试程序的二进制代码，测试实现的电路 撰写实验报告，dead line：5.19 设计和实现一个多周期处理器（40%） Dead line：6.6 实验环境： PC + Logisim

  3. 所属分类：PHP

    • 发布日期：2014-05-26
    • 文件大小：522240
    • 提供者：baidu_15776987

  1. 北航计算机组成实验Project5

  2. Project5 VerilogHDL开发多周期处理器开发实验报告 适合于北航计算机系的学生 1. 处理器应 MIPS-Lite3 指令集。 a) MIPS-Lite4＝{MIPS-Lite3，lb，lbu，lh，lhu，sb，sh，slti }。 b) MIPS-Lite3＝{MIPS-Lite2，addi，addiu， slt，j，jal，jr}。 c) MIPS-Lite2 指令集：addu，subu，ori，lw，sw，beq，lui。 d) 所有运算类指令均可以不支持溢出。 2. 处

  3. 所属分类：其它

    • 发布日期：2014-05-28
    • 文件大小：117760
    • 提供者：u012774187

  1. 北航计算机组成实验Project6

  2. Project6 VerilogHDL开发多周期处理器开发 1. 处理器应 MIPS-Lite3 指令集。 a) MIPS-Lite4＝{MIPS-Lite3，lb，lbu，lh，lhu，sb，sh，slti }。 b) MIPS-Lite3＝{MIPS-Lite2，addi，addiu， slt，j，jal，jr}。 c) MIPS-Lite2 指令集：addu，subu，ori，lw，sw，beq，lui。 d) 所有运算类指令均可以不支持溢出。 2. 处理器为单周期设计。

  3. 所属分类：其它

    • 发布日期：2014-05-28
    • 文件大小：1048576
    • 提供者：u012774187

  1. MIPS单/多周期CPU设计Verilog源码

  2. 计算机组成课程作业源码。MIPS单周期/多周期流水线设计，多周期流水线实现了数据冒险，控制冒险。代码结构清晰，欢迎交流讨论。

  3. 所属分类：硬件开发

    • 发布日期：2018-02-06
    • 文件大小：172032
    • 提供者：sysaaa

  1. MIPS处理器代码，附带测试集

  2. 上海交通大学计算机处理器与系统MIPS单周期与多周期CPU代码，课程满绩选手代码，风格良好，注释清晰，附带测试集

  3. 所属分类：硬件开发

    • 发布日期：2019-03-16
    • 文件大小：2097152
    • 提供者：microe_lv

  1. verilog-MIPS多周期处理器CPU

  2. verilog-MIPS多周期处理器CPU. 经过测试. 在Q开头的软件平台下开发. (我忘记叫啥名字了)

  3. 所属分类：硬件开发

    • 发布日期：2020-05-31
    • 文件大小：152576
    • 提供者：qq_43239441

  1. Project6 VerilogHDL开发多周期处理器.pdf

  2. 北航计算机组成原理实验。Project6 VerilogHDL开发多周期处理器

  3. 所属分类：嵌入式

    • 发布日期：2020-07-03
    • 文件大小：5242880
    • 提供者：weixin_43869091

  1. mips多周期处理器.rar

  2. 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计

  3. 所属分类：讲义

    • 发布日期：2020-09-03
    • 文件大小：5242880
    • 提供者：weixin_45699536

  1. 多核处理器构架的高速JPEG解码算法

  2. 实现基于多核处理器构架的JPEG解码算法；通过将JPEG算法并行化，在多个处理器核上并行处理，并针对多核处理嚣构架进行内存读取等方面的优化，可极大地提高JPEG解码算法的解码速度。实测表明，在4核集成的多核处理器上，JPEG图像的平均解码周期为单核处理器上的28％左右。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：492544
    • 提供者：weixin_38721652

  1. 嵌入式系统/ARM技术中的嵌入式MIPS32 M4K处理器内核SRAM接口应用

  2. 微控制器环境要求在尽可能小的封装里实现最多的通用I／O。存微控制器尺寸和成本的限制下，M4K内核内部不支持指令高速缓存（I-cache）或数据高速缓存（D-cache）的标准功能。但MIPS32 M4K内核所具有的一些特点使其非常适用于微控制器应用领域。这就涉及到本文重点讨论的一个内容--SRAM接口，这是MIPS32 M4K内核的一个标准功能。 　　M4K内核SRAM接口基本描述 　　M4K内核SRAM接口是M4K内核的通用高速存储器接口。它可为指令存储器和数据存储器路径提供低延迟接口，支持单

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：112640
    • 提供者：weixin_38527978

  1. 基于多内核处理器ADSPBF561的高性能视频控制系统设计

  2. 摘要： 给出了一种基于ADSPBF561多内核处理器的高性能视频监控系统的设计方案。该方案选择BF561双DSP核处理器来实现复杂的智能视频处理算法， 并选用ADV7183B来对CCD图像信号进行解码处理， 用本方案设计的汽车驾驶员辅助视觉传感控制系统能防止交通事故的发生并改善交通流量， 可实现实时电子眼的功能。 　　0 引言 　　时钟频率的提高以及深亚微米半导体制造工艺的漏电流产生的高功耗使得处理器设计开始将思路转向多内核集成的解决方案。事实上， 多核处理器技术是提高处理器性能的有效方法，

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：165888
    • 提供者：weixin_38545332

  1. 通信与网络中的多核处理器构架的高速JPEG解码算法

  2. 摘  要：实现基于多核处理器构架的JPEG解码算法；通过将JPEG算法并行化，在多个处理器核上并行处理，并针对多核处理嚣构架进行内存读取等方面的优化，可极大地提高JPEG解码算法的解码速度。实测表明，在4核集成的多核处理器上，JPEG图像的平均解码周期为单核处理器上的28％左右。     JPEG(Joint Photographlc Experts Group)是一个适用范围很广的静态图像数据压缩标准，目前广泛应用于照相机、打印机等方面的图像处理。在这些应用中，设计出一个高速高效的JPEG解

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：248832
    • 提供者：weixin_38606404

  1. 【计组实验】P4 Verilog多周期处理器微系统 MIPS指令集-附件资源

  2. 【计组实验】P4 Verilog多周期处理器微系统 MIPS指令集-附件资源

  3. 所属分类：互联网

  1. 【计组实验】P3 Verilog多周期处理器开发 MIPS指令集-附件资源

  2. 【计组实验】P3 Verilog多周期处理器开发 MIPS指令集-附件资源

  3. 所属分类：互联网

  1. 【计组实验】P4 Verilog多周期处理器微系统 MIPS指令集-附件资源

  2. 【计组实验】P4 Verilog多周期处理器微系统 MIPS指令集-附件资源

  3. 所属分类：互联网

  1. 【计组实验】P3 Verilog多周期处理器开发 MIPS指令集-附件资源

  2. 【计组实验】P3 Verilog多周期处理器开发 MIPS指令集-附件资源

  3. 所属分类：互联网

  1. 多周期处理器：从头开始的16位定制多周期CPU-源码

  2. 关于 对于这个项目，我设计了一个16位多周期处理器的数据路径和控制器单元。 它的指令集体系结构包含以下操作的指令：直接寻址加载，立即寻址加载，存储，无条件分支，带链接的分支，分支间接，带链接的间接分支，零分支，非零分支，进位分支设置，分支是否进位清除，向右旋转，向左旋转，算术右移，逻辑右移，逻辑左移，加法，减法，逻辑与，逻辑或，逻辑异或，清除。 我通过微程序验证了它的操作，该微程序计算1字节数字的2的补码，计算数组的总和，并确定1字节数字的均匀度/奇数。 执照 该项目已获得MIT许可。 检查文件

  3. 所属分类：其它

    • 发布日期：2021-02-15
    • 文件大小：29696
    • 提供者：weixin_42127835

  1. 基于FPGA的NoC多核处理器的设计

  2. 摘要：为了能够灵活地验证和实现自主设计的基于NoC的多核处理器，缩短NoC多核处理器的设计周期，提出了设计集成4片Virtex-6—550T FPGA的NoC多核处理器原型芯片设计／验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求，在此基础上给出了集成4片FPGA的开发板详细设计方案，并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述。描述了开发板各个主要模块的测试过程和结果，表明了该设计的可行性。0 引 言由于基于传统SoC (sys

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：615424
    • 提供者：weixin_38571544
« 12 3 4 5 6 7 8 9 10 ... 23 »