注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 源程序集详细讲解 100例

  2. VHDL 源程序集 100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21

  3. 所属分类：其它

    • 发布日期：2009-05-03
    • 文件大小：233032
    • 提供者：tanhaijun2007

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-07-17
    • 文件大小：234496
    • 提供者：ft2569201

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-08-20
    • 文件大小：332800
    • 提供者：sfhgky

  1. VHDL语言100例

  2. 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程死锁 第22例 振荡与

  3. 所属分类：其它

    • 发布日期：2009-08-31
    • 文件大小：320512
    • 提供者：a339238363

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2010-04-15
    • 文件大小：340992
    • 提供者：monml

  1. posix 多线程城西设计

  2. 内容简介:目 录 序言 第1章 概述 1.1 舀水的程序员 1.2 术语定义 1.3 异步编程是直观的 1.4 关于本书的实例 1.5 异步编程举例 1.6 线程的好处 1.7 线程的代价 1.8 选择线程还是不用线程 1.9 POSIX线程概念 第2章 线程 2.1 建立和使用线程 2.2 线程的生命周期 第3章 同步 3.1 不变量. 临界区和谓词 3.2 互斥量 3.3 条件变量 3.4 线程间的内存可视性 第4章 使用线程的几种方式 4.1 流水线 4.2 工作组 4.3 客户/服务器

  3. 所属分类：C

    • 发布日期：2011-04-23
    • 文件大小：8388608
    • 提供者：zhangfukao

  1. verilog流水线多周期CPU设计

  2. 里面有多周期和流水线CPU的VERILOG代码实现，适合学习计算机原理课程设计

  3. 所属分类：硬件开发

    • 发布日期：2012-03-29
    • 文件大小：207872
    • 提供者：sktz_whj

  1. verilog实现多周期流水线带forwarding的CPU

  2. verilog实现多周期流水线带forwarding的CPU

  3. 所属分类：嵌入式

    • 发布日期：2014-11-08
    • 文件大小：17825792
    • 提供者：polarsky1993

  1. VHDL 语言实例100 内含加法器控制器等100个代码例子

  2. 带控制端口的加法器进程死锁 第55例 地址计数器 第56例 指令预读计数器 第78例ccAm2901四位微处理器的ALU输入 第79例ccAm2901四位微处理器的ALU 第80例ccAm2901四位微处理器的RAM 第99例 多周期指令的描述 第100例 MB86901流水线行为模型

  3. 所属分类：网络攻防

    • 发布日期：2008-11-20
    • 文件大小：330752
    • 提供者：kingwangking

  1. 计算机组成原理实验（Modelsim+单周期+多周期流水线）

  2. 我们学校（某中部985高校）的计组实验资料大全，软件安装包+实验指导书+代码+实验报告。虽然我至今还是没有学会，但是共享一下资源帮助一下后来的同学吧！

  3. 所属分类：讲义

    • 发布日期：2018-05-02
    • 文件大小：12582912
    • 提供者：qq_38038350

  1. mips多周期五段流水线

  2. 使用ise开发；实现了三种类型一共43条指令；包括了本次的实验报告；通过定向解决了冲突，对于load和rr型指令采用暂停一周期再定向解决；

  3. 所属分类：硬件开发

    • 发布日期：2018-01-22
    • 文件大小：8388608
    • 提供者：baidu_35213585

  1. MIPS单/多周期CPU设计Verilog源码

  2. 计算机组成课程作业源码。MIPS单周期/多周期流水线设计，多周期流水线实现了数据冒险，控制冒险。代码结构清晰，欢迎交流讨论。

  3. 所属分类：硬件开发

    • 发布日期：2018-02-06
    • 文件大小：172032
    • 提供者：sysaaa

  1. MIPS多周期流水线CPU设计

  2. 计算机组成原理课程作业：使用verilog完成 1、完成四十余条MIPS指令； 2、使用五级流水线； 3、单发射，无cache，无分支预测，使用延迟槽； 4、含测试代码和说明文档。

  3. 所属分类：嵌入式

    • 发布日期：2018-06-29
    • 文件大小：8388608
    • 提供者：weixin_38363081

  1. 多周期五段流水线MIPS CPU

  2. 实现了五段流水线的MIPS CPU，代码分模块书写，内容详尽，代码易读

  3. 所属分类：嵌入式

    • 发布日期：2018-12-27
    • 文件大小：2097152
    • 提供者：asdf12345467890

  1. 北航计算机组成P0-P6

  2. 其中包含1.利用logisim实现斐波那契数列、Moore及Mealy型有限状态机等题目的电路，及利用logisim实现单周期CPU。2.利用verilog实现单周期及多周期流水线CPU。3.利用Mars编写汇编，包括哈密顿回路、循环递归等题目代码

  3. 所属分类：硬件开发

    • 发布日期：2019-02-11
    • 文件大小：10485760
    • 提供者：weixin_42096538

  1. 单周期流水线CPU实现.rar

  2. 使用verilog语言，对cpu进行了设计和实现，对三十多条指令都做了设计，并成功实现其功能，做cpu实验的大学同学可以参考，后面还会发一个实验报告。

  3. 所属分类：硬件开发

    • 发布日期：2020-03-16
    • 文件大小：328704
    • 提供者：twq1689739507

  1. Cortex-M0+单周期GPIO的使用方法

  2. Cortex-M0和Cortex-M0+有什么区别？这个问题经常会有人问我，而我的回答很简单，除了能效比提高30%（M0+功耗比M0还是有明显改进的，从三级流水线改成了二级流水线）以外，其实我最喜欢提的是M0+多了单周期快速GPIO功能，这个功能还是很能让人眼前一亮的（连M4都木有）。至于为啥叫单周期快速GPIO，下面且听我慢慢道来，哈哈~

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：69632
    • 提供者：weixin_38726712

  1. 基于FPGA的JPEG-LS的多路并行译码

  2. JPEG-LS无损和近无损压缩算法已经在医疗和遥感图像领域得到了广泛应用。在现有的硬件译码中大都采用流水线处理方式 1.由于FPGA具有系统结构和逻辑单元灵活、集成度高、开发周期短、可适用于较大规模的电路等优点，因此本设计中采用FPGA作为硬件开发平台，对图片的译码采用多路并行的方。 2.为了节省系统资源，本设计采用四路并行译码。由于处理的图像信息量比较大，在图片处理过程中需要对数据进行缓存，而在芯片内部的RAM无法满足要求的情况下，采用外挂RAM对从检测模块和解码模块出来的图片信息进行缓存 3

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：84992
    • 提供者：weixin_38654589

  1. 多周期流水线CPU.zip

  2. 多周期cpu，vivado

  3. 所属分类：专业指导

    • 发布日期：2021-03-25
    • 文件大小：214016
    • 提供者：THSecon

  1. 多铁性纳米磁铁逻辑中的正交电磁线交叉机制

  2. 我们报告了基于时分多路复用的七相时钟机制，用于通过面内多铁性纳米磁铁逻辑（m-NML）穿越电磁线。 通过合理设置保持时间和施加应力（或电压）的顺序，建议的多铁性时钟确保了两条正交的m-NML导线（或路径）的正确信号传播。 研究了磁致伸缩层厚度对所需的七相时钟周期和应变的影响。 因此，通过压缩七相时钟周期，开发了早期四相时钟与提议的七相多铁性时钟之间的链接方案。 因此，已经在整个NML电路中实现了精确的计算同步和流水线处理。 最后，讨论了拟议的m-NML穿越中的功耗。 结果表明，仅约533 aJ的

  3. 所属分类：其它

    • 发布日期：2021-03-09
    • 文件大小：522240
    • 提供者：weixin_38516658
« 12 3 4 5 6 »