注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6291456
    • 提供者：smart_devil

  1. 多时钟域数据传递的Spartan-II FPGA实现

  2. 随着EDA技术的发展，由于其在电子系统设计领域中的明显优势，FPGA已经在许多方面得到了广泛应用，特别是在无线通信领域，FPGA以其极强的实时性，指令软件编程的极大灵活性赢得了巨大的市场。本文采用FPGA来设计一款广泛应用于计算机、Modem、数据终端以及许多其他数字设备之间的数据传输的专用异步并行通信接口芯片，实现了某一时钟域(如66 MHz)的8位并行数据到另一低时钟域(如40 MHz)16位并行数据的异步转换，并且客户可以根据自己的要求进行数据定义。完成数据在不同时钟域间的正确传递的同时防

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：232448
    • 提供者：weixin_38628362

  1. EDA/PLD中的FPGA异步FIFO设计中的问题与解决办法

  2. 随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用FIFO正是解决这一问题的有效方法。异步FIFO是一种在电子系统中得到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法。这种异步FIFO比外部FIFO 芯片更能提高系统的稳定性。 　　1 FIFO的基本结构和工作原理

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：254976
    • 提供者：weixin_38636983

  1. EDA/PLD中的多时钟域数据传递的FPGA实现

  2. 随着EDA技术的发展，由于其在电子系统设计领域中的明显优势，FPGA已经在许多方面得到了广泛应用，特别是在无线通信领域，FPGA以其极强的实时性，指令软件编程的极大灵活性赢得了巨大的市场。本文采用FPGA来设计一款广泛应用于计算机、Modem、数据终端以及许多其他数字设备之间的数据传输的专用异步并行通信接口芯片，实现了某一时钟域(如66 MHz)的8位并行数据到另一低时钟域(如40 MHz)16位并行数据的异步转换，并且客户可以根据自己的要求进行数据定义。完成数据在不同时钟域间的正确传递的同时防

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：102400
    • 提供者：weixin_38625192

  1. 多时钟域数据传递的FPGA实现

  2. 随着EDA技术的发展，由于其在电子系统设计领域中的明显优势，FPGA已经在许多方面得到了广泛应用，特别是在无线通信领域，FPGA以其极强的实时性，指令软件编程的极大灵活性赢得了巨大的市场。本文采用FPGA来设计一款广泛应用于计算机、Modem、数据终端以及许多其他数字设备之间的数据传输的专用异步并行通信接口芯片，实现了某一时钟域(如66 MHz)的8位并行数据到另一低时钟域(如40 MHz)16位并行数据的异步转换，并且客户可以根据自己的要求进行数据定义。完成数据在不同时钟域间的正确传递的同时防

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：103424
    • 提供者：weixin_38670529

  1. FPGA异步FIFO设计中的问题与解决办法

  2. 随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用FIFO正是解决这一问题的有效方法。异步FIFO是一种在电子系统中得到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法。这种异步FIFO比外部FIFO 芯片更能提高系统的稳定性。 　　1 FIFO的基本结构和工作原理

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：244736
    • 提供者：weixin_38634065