clear all; close all; clc; % 最近同步技术里面有很多关于costas环的帖子,很多集中讨论环路滤波的，也有自己做了程序发出来。但都没有一个完整的结论和系统的有方向性的讨论点.最近做了一个simulink仿真.个人认为现有的所谓经典方法很难被别人掌握.因此，从锁相环的原理出发,结合现成的经典方法,做了这个仿真.说明一下: % 一个是高载频,一个是低载频的。低载频的我用的FIR代替的积分清零器,大家可以换成积分清零器件.阶数应该几阶就可以了。 % % 1:如果是没有进行

5G无线技术架构 引言 场景与技术需求 5G无线技术路线 5G空口技术框架 5G无线关键技术 总结 主要贡献单位AT-2◇256无线技术架构白皮书 在过去的三十年里,移动通信经历了从语音多址技术之外,大规模天线、超密集组网和全频 业务到移动宽带数据业务的飞跃式发展,不仪深谱接入都被认为是5G的关键使能技术。此外,新 刻地改变了人们的生活方式,也极大地促进了社型多载波、灵活双工、新型调制编码、终端直通 会和经济的飞速发展。移动互联网和物联网作为(D2D)、全双⊥(又称同时同频全双L)等也 未来移动

针对IEEE802.16e标准，基于层译码算法（TDMP）提出了一种适用于多码率、多码长的LDPC码译码器结构。该译码器采用半并行化和流水线设计，可以在保证电路灵活性的同时提高译码吞吐量。利用Xilinx公司的ISE工具进行综合仿真，使用的FPGA芯片为Virtex4-xc4vfx12-sf363-12，最大工作频率为170.278 MHz，译码吞吐量可达到128.77 Mb/s。

针对IEEE802.16e标准，基于层译码算法（TDMP）提出了一种适用于多码率、多码长的LDPC码译码器结构。该译码器采用半并行化和流水线设计，可以在保证电路灵活性的同时提高译码吞吐量。利用Xilinx公司的ISE工具进行综合仿真，使用的FPGA芯片为Virtex4-xc4vfx12-sf363-12，最大工作频率为170.278 MHz，译码吞吐量可达到128.77 Mb/s。最后，通过搭建软硬件协同验证平台验证设计的正确性，并将验证的结果与Matlab仿真结果进行了对比。