为消除通信系统中的码间串扰,提高频带利用率,常采用平方根升余弦滤波器来实现基带信号的成形滤波处理;为实现不同符号率的信号在通信系统中的高速率传输,常采用数字信号处理中的多速率变换技术提高数字信号的采样率。采用平方根升余弦滤波器及半带、CIC、Farrow滤波器级联,基于FPGA实现了一种多速率变换模块。该模块能够实现任意倍数的上采样变换,且通过在线重载升余弦滚降系数,及CIC滤波器、Farrow滤波器上采样倍数,有效节约了FPGA内部资源。在ISE平台采用Verilog编程及IP核调用实现了该S