注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 多项式拟合在log-add算法单元中的应用及其FPGA实现

  2. 综合考虑面积和速度等因素，采用一次多项式拟合实现了简单快速的log-add算法单元。实验结果表明，在相同的精度要求下，其FPGA实现资源占用合理，硬件开销好于其他次数的多项式拟合实现方案。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：312320
    • 提供者：weixin_38711643