注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 大型设计中FPGA 的多时钟设计策略

  2. 大型设计中FPGA 的多时钟设计策略~~~~~~~~~~~~

  3. 所属分类：硬件开发

    • 发布日期：2009-11-02
    • 文件大小：216064
    • 提供者：llljjlj

  1. 大型设计中FPGA 的多时钟设计策略

  2. 利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟FPGA 设计 必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中 最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-19
    • 文件大小：212992
    • 提供者：kmisslove

  1. 大型设计中FPGA 的多时钟设计策略-经验篇

  2. 利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种 多时钟 FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：216064
    • 提供者：luno1

  1. 大型设计中FPGA 的多时钟设计策略

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2011-07-03
    • 文件大小：216064
    • 提供者：safan008

  1. MALTAB及其在FPGA中的应用

  2. 本书紧密结合作者在MATLAB和FPGA应用领域中的实际经验，讲述了MATLAB的基本使用方法及其在FPGA设计中的应用。书中略去对MATLAB和FPGA的一般性介绍，以大量设计实例为切入点，将MATLAB强大的数值计算和算法仿真功能与当今电子设计领域快速发展的FPGA设计技术相结合，重点讲述了FPGA设计中的MATLAB联合仿真问题，最后以三个大型设计实例结束全书的讨论。

  3. 所属分类：其它

    • 发布日期：2011-09-23
    • 文件大小：15728640
    • 提供者：rjiky

  1. 大型设计中FPGA 的多时钟设计策略

  2. 大型设计中FPGA 的多时钟设计策略,讲述了FPGA设计时处理多时钟产生的一些问题

  3. 所属分类：硬件开发

    • 发布日期：2011-11-12
    • 文件大小：216064
    • 提供者：nnectar

  1. 大型设计中FPGA的多时钟设计策略

  2. 大型设计中FPGA的多时钟设计策略，值得参考。

  3. 所属分类：硬件开发

    • 发布日期：2013-01-05
    • 文件大小：216064
    • 提供者：diego01

  1. 大型设计中FPGA 的多时钟设计策略.pdf

  2. 大型设计中FPGA 的多时钟设计策略.pdf

  3. 所属分类：硬件开发

    • 发布日期：2008-09-02
    • 文件大小：216064
    • 提供者：q042096

  1. 大型设计中 FPGA的多时钟设计策略

  2. 利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种 多时钟 FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2013-05-10
    • 文件大小：216064
    • 提供者：lhrace11

  1. FPGA开发教程

  2. 利用 FPGA 实现大型设计时,大型设计中FPGA 的多时钟设计策略

  3. 所属分类：硬件开发

    • 发布日期：2013-09-09
    • 文件大小：216064
    • 提供者：haochi029

  1. 大型设计中FPGA 的多时钟设计策略

  2. 大型设计中FPGA 的多时钟设计策略,多时钟的解决方案

  3. 所属分类：硬件开发

    • 发布日期：2013-10-07
    • 文件大小：235520
    • 提供者：dongdahanzhiwei

  1. 大型设计中FPGA的多时钟设计策略

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：150528
    • 提供者：weixin_38690149

  1. 基于FPGA+MCU的大型LED显示屏系统设计

  2. 提出基于FPGA与单片机MCU的大型LED显示屏系统设计方案，该系统中FPGA为主控制单元，单片机为扫描控制单元，该方案简化电路，提高系统的灵活性和可靠性。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：241664
    • 提供者：weixin_38657102

  1. FPGA和MCU在大型LED显示屏系统设计中的应用

  2. 传统的大型LED显示屏系统以单片机MCU、ARM 或PLD为核心控制芯片，以FPGA为核心的LED显示屏控制系统设计实现起来比较复杂，并且需要以高性能的FPGA芯片作为基础，而以微处理器为核心的LED显示屏控制系统不够灵活，在改变LED屏幕显示尺寸时，需要大幅修改系统设计，PLD虽在处理速度上有较大提高且能很好地控制多模块显示，但其在时序电路描述方面明显不如FPGA.提出了基于FPGA与单片机MCU的大型LED显示屏系统设计方案，该系统中FPGA为主控制单元，单片机为扫描控制单元，该方案简化电路

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：335872
    • 提供者：weixin_38720050

  1. FPGA大型设计应用的多时钟设计策略阐述

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：179200
    • 提供者：weixin_38718307

  1. EDA/PLD中的大型设计中FPGA的多时钟设计策略

  2. FPGA设计的第一步是决定需要什么样的时钟速率，设计中最快的时钟将确定FPGA必须能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间P来决定，如果P大于时钟周期T，则当信号在一个触发器上改变后，在下一个逻辑级上将不会改变，直到两个时钟周期以后才改变，如图1所示。      　　传输时间为信号在第一个触发器输出处所需的保持时间加上两级之间的任何组合逻辑的延迟，再加两级之间的布线延迟以及信号进入第二级触发器的设置时间。无论时钟速率为多少，每一个FPGA设计所用的时钟必须具有低

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：182272
    • 提供者：weixin_38748239

  1. 嵌入式系统/ARM技术中的调试嵌入式系统设计中的低速串行总线

  2. 今天，嵌入式系统几乎遍布在人类社会的每个角落。嵌入式系统可以简单定义为属于大型系统或机器一部分的一种专用计算机系统，其目的是为该系统或机器提供监测和控制服务。　　嵌入式系统可能包含许多不同类型的器件，包括微处理器、微控制器、DSP、RAM、EPROM、FPGA、模数转换器、数模转换器和I/O。这些在传统上一直使用宽并行总线相互通信及与外部世界通信。然而今天，嵌入式系统设计中使用的越来越多的构件将用串行总线代替宽并行总线。 尽管串行总线提供了大量的优势，但它们也给嵌入式系统设计人员带来了某些重大挑

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：65536
    • 提供者：weixin_38500117

  1. 一点：加速器集成工具（AIT）使用不同的供应商后端将OmpSs FPGA加速器自动集成到FPGA设计中-源码

  2. 加速器集成工具（AIT） 加速器集成工具（AIT）使用不同的供应商后端将OmpSs FPGA加速器自动集成到FPGA设计中。 该自述文件应帮助您从存储库安装OmpSs FPGA工具链的AIT组件。 但是，最好将预构建的Docker映像与最新的稳定工具链一起使用。 可从获得它们。 此外，还有针对当前支持的板系列的预构建SD映像：Zynq7000和Ultrascale。 也可以在找到。 先决条件 供应商后端： Git大文件存储 该存储库使用Git大型文件存储来处理经常更新的较大文件（即硬件运

  3. 所属分类：其它

    • 发布日期：2021-02-26
    • 文件大小：198656
    • 提供者：weixin_42134878

  1. FPGA学习及设计中的注意事项

  2. 1.基础问题　　FPGA的基础就是数字电路和HDL语言，想学好FPGA的人，建议床头都有一本数字电路的书，不管是哪个版本的，这个是基础，多了解也有助于形成硬件设计的思想。  在语言方面，建议初学者学习Verilog语言，VHDL语言语法规范严格，调试起来很慢，Verilog语言容易上手，而且，一般大型企业都是用Verilog语言。　　2.EDA工具问题　　熟悉几个常用的就可以的，开发环境QuartusII ，或ISE  就可以了，这两个基本是相通的，会了哪一个，另外的那个也就很Easy了。功能仿

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：61440
    • 提供者：weixin_38653687

  1. 大型设计中FPGA的多时钟设计策略

  2. FPGA设计的步是决定需要什么样的时钟速率，设计中快的时钟将确定FPGA必须能处理的时钟速率。快时钟速率由设计中两个触发器之间一个信号的传输时间P来决定，如果P大于时钟周期T，则当信号在一个触发器上改变后，在下一个逻辑级上将不会改变，直到两个时钟周期以后才改变，如图1所示。      　　传输时间为信号在个触发器输出处所需的保持时间加上两级之间的任何组合逻辑的延迟，再加两级之间的布线延迟以及信号进入第二级触发器的设置时间。无论时钟速率为多少，每一个FPGA设计所用的时钟必须具有低抖动特性。抖

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：219136
    • 提供者：weixin_38723027
« 12 3 4 5 »