点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 大型设计中FPGA的多时钟设计策略
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
大型设计中FPGA 的多时钟设计策略
大型设计中FPGA 的多时钟设计策略~~~~~~~~~~~~
所属分类:
硬件开发
发布日期:2009-11-02
文件大小:216064
提供者:
llljjlj
大型设计中FPGA 的多时钟设计策略
利用 FPGA 实现大型设计时,可能需要FPGA 具有以多个时钟运行的多重数据通路,这种多时钟FPGA 设计 必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中 最重要的一步是确定要用多少个不同的时钟,以及如何进行布线,本文将对这些设计策略深入阐述。
所属分类:
硬件开发
发布日期:2010-01-19
文件大小:212992
提供者:
kmisslove
大型设计中FPGA 的多时钟设计策略-经验篇
利用 FPGA 实现大型设计时,可能需要FPGA 具有以多个时钟运行的多重数据通路,这种 多时钟 FPGA 设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何 进行布线,本文将对这些设计策略深入阐述。
所属分类:
硬件开发
发布日期:2011-03-01
文件大小:216064
提供者:
luno1
大型设计中FPGA 的多时钟设计策略
利用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线,本文将对这些设计策略深入阐述。
所属分类:
其它
发布日期:2011-07-03
文件大小:216064
提供者:
safan008
大型设计中FPGA 的多时钟设计策略
大型设计中FPGA 的多时钟设计策略,讲述了FPGA设计时处理多时钟产生的一些问题
所属分类:
硬件开发
发布日期:2011-11-12
文件大小:216064
提供者:
nnectar
FPGA 多时钟设计
利用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线,本文将对这些设计策略深入阐述。
所属分类:
硬件开发
发布日期:2012-08-25
文件大小:128000
提供者:
qzqsan
大型设计中FPGA的多时钟设计策略
大型设计中FPGA的多时钟设计策略,值得参考。
所属分类:
硬件开发
发布日期:2013-01-05
文件大小:216064
提供者:
diego01
大型设计中FPGA 的多时钟设计策略.pdf
大型设计中FPGA 的多时钟设计策略.pdf
所属分类:
硬件开发
发布日期:2008-09-02
文件大小:216064
提供者:
q042096
大型设计中 FPGA的多时钟设计策略
利用 FPGA 实现大型设计时,可能需要FPGA 具有以多个时钟运行的多重数据通路,这种 多时钟 FPGA 设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何 进行布线,本文将对这些设计策略深入阐述。
所属分类:
其它
发布日期:2013-05-10
文件大小:216064
提供者:
lhrace11
fpga多时钟设计策略.pdf
利用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种 多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何 进行布线,本文将对这些设计策略深入阐述。
所属分类:
硬件开发
发布日期:2013-06-09
文件大小:216064
提供者:
hbxgwjl
FPGA开发教程
利用 FPGA 实现大型设计时,大型设计中FPGA 的多时钟设计策略
所属分类:
硬件开发
发布日期:2013-09-09
文件大小:216064
提供者:
haochi029
大型设计中FPGA 的多时钟设计策略
大型设计中FPGA 的多时钟设计策略,多时钟的解决方案
所属分类:
硬件开发
发布日期:2013-10-07
文件大小:235520
提供者:
dongdahanzhiwei
大型设计中FPGA的多时钟设计策略
利用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线,本文将对这些设计策略深入阐述。
所属分类:
其它
发布日期:2020-08-28
文件大小:150528
提供者:
weixin_38690149
FPGA大型设计应用的多时钟设计策略阐述
利用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线,本文将对这些设计策略深入阐述。
所属分类:
其它
发布日期:2020-10-19
文件大小:179200
提供者:
weixin_38718307
EDA/PLD中的大型设计中FPGA的多时钟设计策略
FPGA设计的第一步是决定需要什么样的时钟速率,设计中最快的时钟将确定FPGA必须能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间P来决定,如果P大于时钟周期T,则当信号在一个触发器上改变后,在下一个逻辑级上将不会改变,直到两个时钟周期以后才改变,如图1所示。 传输时间为信号在第一个触发器输出处所需的保持时间加上两级之间的任何组合逻辑的延迟,再加两级之间的布线延迟以及信号进入第二级触发器的设置时间。无论时钟速率为多少,每一个FPGA设计所用的时钟必须具有低
所属分类:
其它
发布日期:2020-11-25
文件大小:182272
提供者:
weixin_38748239
大型设计中FPGA的多时钟设计策略
FPGA设计的步是决定需要什么样的时钟速率,设计中快的时钟将确定FPGA必须能处理的时钟速率。快时钟速率由设计中两个触发器之间一个信号的传输时间P来决定,如果P大于时钟周期T,则当信号在一个触发器上改变后,在下一个逻辑级上将不会改变,直到两个时钟周期以后才改变,如图1所示。 传输时间为信号在个触发器输出处所需的保持时间加上两级之间的任何组合逻辑的延迟,再加两级之间的布线延迟以及信号进入第二级触发器的设置时间。无论时钟速率为多少,每一个FPGA设计所用的时钟必须具有低抖动特性。抖
所属分类:
其它
发布日期:2021-01-19
文件大小:219136
提供者:
weixin_38723027