华中科技大学计算机学院数字逻辑实验报告 2013年 《常用中规模集成电路的VHDL设计》 实验一：异步时序逻辑电路的设计 实验二：常用中规模集成电路的VHDL设计

华中科技大学计算机组成原理实验 含实验报告及alu源文件 1 实验目的  熟悉Logisim软件平台；  掌握运算器基本工作原理；  掌握运算溢出检测的原理和实现方法；  理解有符号数和无符号数运算的区别；  理解基于补码的加/减运算实现原理； 2 实验环境 Logisim是一款数字电路模拟的教育软件，每一位用户都可以通过它来学习如何创建逻辑电路，方便简单。 它是一款基于Java的应用程序，可运行在任何支持JAVA环境的平台，方便学生来学习设计和模仿数字逻辑电路。Logisim中的主

CREATE TABLE Chenjm_Courses /*列级完整性约束条件*/ (cjm_Cno CHAR(12) NOT NULL, /*cjm_Cno不能为空值*/ cjm_Cname CHAR(20) NOT NULL, /*cjm_Cname不能为空值*/ cjm_Ccredit DECIMAL(5,2), CONSTRAINT un_Cno

关于 华中科技大学的一些报告/实验/课设（子文件夹下一些是报告，有些是实验，有些是课设，有些几个都有）。 每个子文件夹都是一个项目。项目的.git/文件夹都已被移除。根本没有历史版本。 标记（x）的项目是我认为过于无意义的项目。 基于CC BY-NC发布（若子文件夹下有LICENSE文件则按子文件夹下的LICENSE发布，否则CC BY-NC发布）。 子文件夹 描述 C8次实验及报告 C课设，自然灾害信息管理系统（x） C课设，汇编器和解释器 数据结构课设，HTML解析器 计算机系统基础实