注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. vhdl分频器的设计

  2. 详细说明 分频器的设计，奇数，偶数分频器，任意数分频器等，

  3. 所属分类：专业指导

    • 发布日期：2009-08-21
    • 文件大小：421888
    • 提供者：greatwill88

  1. fpga的奇数分频器

  2. 使用fpga制作的奇数的占空比为50%的分频器

  3. 所属分类：硬件开发

    • 发布日期：2010-01-20
    • 文件大小：2048
    • 提供者：renxiaoyaohao

  1. 分频器的设计及其vhdl程序

  2. 分频器 普通分频 占空比为50%的奇数分频 以及VHDL程序

  3. 所属分类：专业指导

    • 发布日期：2010-06-05
    • 文件大小：56320
    • 提供者：yongyeyejing

  1. 奇数分频器的VerilogHDL实现

  2. 本程序采用双计数器实现奇数分频器的设计，通过对源代码里的相关变量进行赋值，可以实现任意占空比为50%的奇数分频器。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-29
    • 文件大小：864
    • 提供者：wangtikui215

  1. verilog实现计数器和分频器

  2. verilog实现计数器和分频器，是初学者可以参考的。 计数器是分方向控制的，分频可以实现偶数分频和奇数分频

  3. 所属分类：硬件开发

    • 发布日期：2011-07-21
    • 文件大小：841728
    • 提供者：huha3550

  1. verilog语言奇数分频器

  2. N倍奇数分频器的verilog程序，详细讲解原理。

  3. 所属分类：硬件开发

    • 发布日期：2011-09-07
    • 文件大小：371712
    • 提供者：xinruli

  1. 分频器的verilog代码

  2. 如何用verilog代码编写出各种不同的分频器，本文档给你详细讲述奇数分频、偶数分频、小数分频。。。

  3. 所属分类：硬件开发

    • 发布日期：2011-10-06
    • 文件大小：28672
    • 提供者：yangjay630

  1. 基于VHDL的占空比50%的奇数分频器

  2. 基于VHDL语言的占空比50%的奇数分频器的实现方法，源代码及原理说明。

  3. 所属分类：硬件开发

    • 发布日期：2011-12-28
    • 文件大小：189440
    • 提供者：suelong2002

  1. 使用VHDL进行各种分频器设计

  2. 本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计，包括偶数分频、非50%占空比和50%占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。

  3. 所属分类：硬件开发

    • 发布日期：2012-01-09
    • 文件大小：547840
    • 提供者：suelong2002

  1. 任意奇数分频 verilog

  2. 对于N倍的奇数分频，首先是在系统时钟的上升沿得到占空比为(N+1)/(2*N)的分频时钟clk_div_1，然后在系统时钟的下降沿得到占空比为(N+1)/(2*N) 的clk_div_2，最后将两个分频之后的时钟相与便会得到想要的奇数分频。如上图所示为进行三分频时的功能仿真波形图。光标之间便为分频之后的解释。想要得到任意倍数奇数分频的话只需改变上述的两个计数寄存器的阈值即可。

  3. 所属分类：硬件开发

    • 发布日期：2013-09-26
    • 文件大小：49152
    • 提供者：dongzainanfang

  1. 基于FPGA的任意数值分频器设计

  2. 基于FPGA的任意数值分频器设计，偶数分频，奇数分频，任意小数分频

  3. 所属分类：嵌入式

    • 发布日期：2013-11-12
    • 文件大小：415744
    • 提供者：u012809088

  1. VHDL分频器设计

  2. VHDL语言的分频器设计,包括整数分频，小数分频，偶数分频，奇数分频，半整数分频等。

  3. 所属分类：其它

    • 发布日期：2015-06-07
    • 文件大小：421888
    • 提供者：hejunbo790522

  1. 任意奇数分频器 Verilog代码

  2. 代码直接实现5分频，修改代码中的n值可以实现相应的n分频，n为奇数。

  3. 所属分类：其它

    • 发布日期：2015-08-09
    • 文件大小：2048
    • 提供者：qq_27654525

  1. 任意分频器

  2. 通过设计任意分频器，学习较复杂的数字系统的设计方法。通过设计任意分频器,掌握电路中人工生成分频时钟设计方法.分频器工作时分析分频出来的信号,掌握时钟信号的使用注意事项。完成任意分频器功能,通过端口输入分频系数,按照分频系数的值作信号分频,可以实现奇数分频和偶数分频两种分频方法

  3. 所属分类：硬件开发

    • 发布日期：2018-03-01
    • 文件大小：388096
    • 提供者：qiaoningning

  1. 奇数分频电路

  2. 奇数分频电路 （5分频 占空比50%） 分频器可分为“功率分频器”和“电子分频器”两类。 1. 功率分频器：无电源电路，位于功率放大电路之后，设置在音箱内。其连接简单，使用方便，但消耗功率，出现音频谷点，产生交叉失真。 2. 电子分频器：有电源，位于功率放大器之前，因电流较小故可以用较小功率的电子有源滤波器实现，调整较容易，减少功率损耗，遗迹扬声器单元之间的干扰似的信号损失较小，音质好。但此方式每路都要有独立的功率放大器，成本高，电路复杂，运用于专业扩声系统。

  3. 所属分类：专业指导

    • 发布日期：2011-11-29
    • 文件大小：56320
    • 提供者：gxq200816

  1. 6-数字IC设计中的分频器.pdf

  2. 分频电路是数字IC设计以及FPGA设计中的重要电路，该文件内容包括奇数分频电路以及偶数分频电路，同时还有相应的代码设计分析

  3. 所属分类：硬件开发

    • 发布日期：2020-06-27
    • 文件大小：1048576
    • 提供者：XXQ121

  1. verlog HDL语言奇数分频器

  2. 用FPGA实现占空比为50%的方波的奇数分频，语言为verlog HDL，已仿真验证OK

  3. 所属分类：其它

    • 发布日期：2013-10-23
    • 文件大小：330752
    • 提供者：wskwang

  1. 基于CPLD/FPGA的多功能分频器的设计与实现

  2. 分频器在CPLD/FPGA设计中使用频率比较高,尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ,但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3.5等）分频、占空比50%的应用场合却往往不能满足要求。硬件工程师希望有一种灵活的设计方法,根据需要,在实验室就能设计分频器并马上投入使用,更改频率时无需改动原器件或电路板,只需重新编程,在数分钟内即可完成。为此本文基于 CPLD/FPGA用原理图和VHDL语言混合设计实现了一多功能通用分频器。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：112640
    • 提供者：weixin_38601311

  1. 元器件应用中的基于FPGA的通用数控分频器的设计与实现

  2. 摘要：本文首先介绍了各种分频器的实现原理，并在FPGA开发平台上通过VHDL文本输入和原理图输入相结合的方式，编程给出了仿真结果。最后通过对各种分频的分析，利用层次化设计思想，综合设计出了一种基于FPGA的通用数控分频器，通过对可控端口的调节就能够实现不同倍数及占空比的分频器。 　　1.引言 　　分频器是数字系统中非常重要的模块之一，被广泛应用于各种控制电路中。在实际中，设计人员往往需要将一个标准的频率源通过分频技术以满足不同的需求。常见的分频形式主要有：偶数分频、奇数分频、半整数分频、小数

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：224256
    • 提供者：weixin_38625143

  1. CoolRunner-II器件的时钟分频器模块

  2. 在CoolRunner-Ⅱ器件中，嵌入了时钟分频器(Clock Dividr)模块(XC2C128以⊥的器件)，如图1所示．该佼块为独立的硬核，不占用器件中的宏单元，分频系数为2、4、6、8 lO 12、占空比为50％且延迟非常小(典型值为50 ps)。 　　图１　时钟分频器模块 　　需要分频的时钟信号由全局时钟输入脚(GCK2)输入，尽管分频系数为鸭数倍，但是可利用CootRunne-Ⅱ器件巾双沿触发器功能．也可实砚奇数的时钟分频，如实现时钟的3分频，如图2所示。 　　图２　３分

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：113664
    • 提供者：weixin_38736562
« 12 3 4 »