注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的多种形式分频的设计与实现

  2. 分频器是数字系统设计中的基本电路，根据不同设计的需要，我们会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，有时要求非等占空比。在同一个设计中有时要求多种形式的分频。通常由计数器或计数器的级联构成各种形式的偶数分频及非等占空比的奇数分频，实现较为简单。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-14
    • 文件大小：453632
    • 提供者：inidhu

  1. cd4013的资料和用法

  2. 芯片在电子技术中，N/2(N为奇数)分频电路有着重要的应用，对一个特定的输入频率，要经N/2分频后才能得到所需要的输出，这就要求电路具有N/2的非整数倍的分频功能。

  3. 所属分类：嵌入式

  1. 基于查找表LUT结构的奇数与小数分频电路设计.pdf

  2. 基于查找表LUT结构的奇数与小数分频电路设计.pdf

  3. 所属分类：专业指导

    • 发布日期：2010-09-06
    • 文件大小：309248
    • 提供者：deaglebear

  1. Verilog语实现奇数倍分频电路

  2. Verilog语实现奇数倍分频电路, 3分频 5分频 7分频

  3. 所属分类：硬件开发

    • 发布日期：2012-05-25
    • 文件大小：4096
    • 提供者：xakann

  1. 实现3分频verilog程序

  2. 本程序用verilog实现3分频电路，只需要修改其中分频数值，就可以实现任意奇数分频电路

  3. 所属分类：硬件开发

    • 发布日期：2012-07-16
    • 文件大小：2048
    • 提供者：cc307202027

  1. 数字元器件74系列各种器件简介

  2. 常用74系列功能介绍： 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K

  3. 所属分类：教育

    • 发布日期：2012-10-07
    • 文件大小：30408704
    • 提供者：zzsok

  1. 任意奇数分频电路

  2. vhdl语言实现任意奇数分频电路，可在ise里直接运行

  3. 所属分类：硬件开发

    • 发布日期：2013-05-31
    • 文件大小：1010
    • 提供者：liuying1987911

  1. 任意奇数分频电路（verilog 实现）

  2. 给出了一种奇数分频电路设计方法，采用verilog HDL描述。修改代码中参数可以进行任意奇数分频，包含了设计文档和源代码。

  3. 所属分类：硬件开发

    • 发布日期：2013-06-01
    • 文件大小：96256
    • 提供者：niuniuxiaodun

  1. 任意分频器

  2. 通过设计任意分频器，学习较复杂的数字系统的设计方法。通过设计任意分频器,掌握电路中人工生成分频时钟设计方法.分频器工作时分析分频出来的信号,掌握时钟信号的使用注意事项。完成任意分频器功能,通过端口输入分频系数,按照分频系数的值作信号分频,可以实现奇数分频和偶数分频两种分频方法

  3. 所属分类：硬件开发

    • 发布日期：2018-03-01
    • 文件大小：388096
    • 提供者：qiaoningning

  1. 几种实用的Verilog程序

  2. 三种实用的Verilog程序，包括任意分频器、奇数分频、前沿检测电路

  3. 所属分类：硬件开发

    • 发布日期：2018-12-11
    • 文件大小：1024
    • 提供者：zhuye1530

  1. 奇数分频电路

  2. 奇数分频电路 （5分频 占空比50%） 分频器可分为“功率分频器”和“电子分频器”两类。 1. 功率分频器：无电源电路，位于功率放大电路之后，设置在音箱内。其连接简单，使用方便，但消耗功率，出现音频谷点，产生交叉失真。 2. 电子分频器：有电源，位于功率放大器之前，因电流较小故可以用较小功率的电子有源滤波器实现，调整较容易，减少功率损耗，遗迹扬声器单元之间的干扰似的信号损失较小，音质好。但此方式每路都要有独立的功率放大器，成本高，电路复杂，运用于专业扩声系统。

  3. 所属分类：专业指导

    • 发布日期：2011-11-29
    • 文件大小：56320
    • 提供者：gxq200816

  1. 6-数字IC设计中的分频器.pdf

  2. 分频电路是数字IC设计以及FPGA设计中的重要电路，该文件内容包括奇数分频电路以及偶数分频电路，同时还有相应的代码设计分析

  3. 所属分类：硬件开发

    • 发布日期：2020-06-27
    • 文件大小：1048576
    • 提供者：XXQ121

  1. 电源技术中的简单组合时序电路设计

  2. 要求： 完成占空比（高电平占一个时钟周期的比例）为0.25的8分频电路模块的Verilog设计，并且设计一个仿真测试用的Verilog程序，从时序上验证分频电路模块的正确性。 　　整数分频器的设计原理 　　1.1 偶数倍分频 　　偶数分频器的实现非常简单，通过计数器计数就完全可以实现。如进行N倍偶数分频，就可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N／2-1时，输出时钟进行翻转，并给计数器一个复位信号，以使下一个时钟从零开始计数。以此循环，就可以实现任意的偶数分频。 　　1

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：91136
    • 提供者：weixin_38636655

  1. 基于VHDL和FPGA的多种分频的实现方法

  2. 分频器是数字系统设计中的基本电路，根据不同设计的需要，我们会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，有时要求非等占空比。在同一个设计中有时要求多种形式的分频。通常由计数器或计数器的级联构成各种形式的偶数分频及非等占空比的奇数分频，实现较为简单。但对半整数分频及等占空比的奇数分频实现较为困难。本文利用VHDL硬件描述语言，通过QuartusⅡ3.0开发平台，使用Altera公司的FPGA，设计了一种能够满足上述各种要求的较为通用的分频器。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：463872
    • 提供者：weixin_38740328

  1. 一种基于FPGA的小数分频的实现

  2. 分频器是指将不同频段的声音信号区分开来，分别给于放大，然后送到相应频段的扬声器中再进行重放。在高质量声音重放时，需要进行电子分频处理。具体实现形式有偶数分频、奇数分频、锁相环分频电路等，这种结构的分频器只能实现整数分频，或者是仅实现半整数分频和奇数分频[1],一般的锁相环分频电路会有几十微秒级的频率转换时间[2],虽然现在少数芯片有所改善，但是时间也较长。同时，在某些场合下，所需要的频率与给定的频率并不成整数或半整数倍关系，或需要实现对输入信号频率的微调整，此时可采用小数分频器进行分频[3]。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：302080
    • 提供者：weixin_38695061

  1. 元器件应用中的基于FPGA的通用数控分频器的设计与实现

  2. 摘要：本文首先介绍了各种分频器的实现原理，并在FPGA开发平台上通过VHDL文本输入和原理图输入相结合的方式，编程给出了仿真结果。最后通过对各种分频的分析，利用层次化设计思想，综合设计出了一种基于FPGA的通用数控分频器，通过对可控端口的调节就能够实现不同倍数及占空比的分频器。 　　1.引言 　　分频器是数字系统中非常重要的模块之一，被广泛应用于各种控制电路中。在实际中，设计人员往往需要将一个标准的频率源通过分频技术以满足不同的需求。常见的分频形式主要有：偶数分频、奇数分频、半整数分频、小数

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：224256
    • 提供者：weixin_38625143

  1. RFID技术中的CMOS分频电路的设计

  2. 摘要：本文讨论了用于高速串行收发系统接收端的时钟分频电路的设计。通过对扭环计数器工作原理的分析,提出了一种基于类扭环计数器的分频电路,该电路可以模式可选的实现奇数和偶数分频,并达到相应的占空比。所设计电路在SMIC 0.18um CMOS工艺下采用Cadence公司的Spectre进行了仿真,结果显示电路可对1.25GHz时钟完成相应分频。 　　1 引言 　　目前，在高速串行数据传输系统中，传送的数据大多采用8B/10B 编码方案编码成自同 步的数据流，因此在接收端为了进行8B/10B 解码

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：227328
    • 提供者：weixin_38550722

  1. EDA/PLD中的基于FPGA的多种形式分频的设计与实现

  2. 摘 要： 本文通过在QuartursⅡ开发平台下，一种能够实现等占空比、非等占空比整数分频及半整数分频的通用分频器的FPGA设计与实现，介绍了利用VHDL硬件描述语言输入方式，设计数字电路的过程。 关键词：FPGA；VHDL硬件描述语言；数字电路设计；分频器 引言 分频器是数字系统设计中的基本电路，根据不同设计的需要，我们会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，有时要求非等占空比。在同一个设计中有时要求多种形式的分频。通常由计数器或计数器的级联构成各种形式的偶数分频及

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：68608
    • 提供者：weixin_38512781

  1. CMOS分频电路的设计

  2. 摘要：本文讨论了用于高速串行收发系统接收端的时钟分频电路的设计。通过对扭环计数器工作原理的分析,提出了一种基于类扭环计数器的分频电路,该电路可以模式可选的实现奇数和偶数分频,并达到相应的占空比。所设计电路在SMIC 0.18um CMOS工艺下采用Cadence公司的Spectre进行了仿真,结果显示电路可对1.25GHz时钟完成相应分频。 　　1 引言 　　目前，在高速串行数据传输系统中，传送的数据大多采用8B/10B 编码方案编码成自同 步的数据流，因此在接收端为了进行8B/10B 解码

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：306176
    • 提供者：weixin_38687807

  1. 简单组合时序电路设计

  2. 要求： 完成占空比（高电平占一个时钟周期的比例）为0.25的8分频电路模块的Verilog设计，并且设计一个仿真测试用的Verilog程序，从时序上验证分频电路模块的正确性。 　　整数分频器的设计原理 　　1.1 偶数倍分频 　　偶数分频器的实现非常简单，通过计数器计数就完全可以实现。如进行N倍偶数分频，就可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N／2-1时，输出时钟进行翻转，并给计数器一个复位信号，以使下一个时钟从零开始计数。以此循环，就可以实现任意的偶数分频。 　　1

  3. 所属分类：其它

    • 发布日期：2021-01-12
    • 文件大小：82944
    • 提供者：weixin_38737980
« 12 »