注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL实现的奇数分频计

  2. VHDL实现的奇数分频计，带QUARTUS工程文件，仿真通过

  3. 所属分类：嵌入式

    • 发布日期：2009-05-28
    • 文件大小：156672
    • 提供者：zy439958

  1. VHDL语言编写的任意奇数分频

  2. 在QUARTUS2平台上使用VHDL语言编写的任意奇数分频程序，程序通过仿真验证，可直接使用。

  3. 所属分类：嵌入式

    • 发布日期：2010-05-11
    • 文件大小：739
    • 提供者：wzh1231986

  1. 分频器的设计及其vhdl程序

  2. 分频器 普通分频 占空比为50%的奇数分频 以及VHDL程序

  3. 所属分类：专业指导

    • 发布日期：2010-06-05
    • 文件大小：56320
    • 提供者：yongyeyejing

  1. FPGA中基于状态机的时钟奇数分频

  2. 对于pll不能完成的分频，我们可采用计数方法，本例中即为用状态机实现的奇数分频，程序附有注释。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-28
    • 文件大小：281600
    • 提供者：haoqiangqiang

  1. 奇数分频器的VerilogHDL实现

  2. 本程序采用双计数器实现奇数分频器的设计，通过对源代码里的相关变量进行赋值，可以实现任意占空比为50%的奇数分频器。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-29
    • 文件大小：864
    • 提供者：wangtikui215

  1. 用verilog实现任意奇数分频

  2. 用verilog 实现任意奇数的分频 百分之五十的占空比和非百分之五十的占空比均可轻松实现

  3. 所属分类：专业指导

    • 发布日期：2011-05-10
    • 文件大小：29696
    • 提供者：juanjuan9

  1. verilog语言奇数分频器

  2. N倍奇数分频器的verilog程序，详细讲解原理。

  3. 所属分类：硬件开发

    • 发布日期：2011-09-07
    • 文件大小：371712
    • 提供者：xinruli

  1. FPGA任意分频

  2. 本文档描述了FPGA上实现奇数分频，偶数分频，小数分频的具体原理及实现方法

  3. 所属分类：硬件开发

    • 发布日期：2011-10-28
    • 文件大小：99328
    • 提供者：zhichaowang1985

  1. 基于VHDL的占空比50%的奇数分频器

  2. 基于VHDL语言的占空比50%的奇数分频器的实现方法，源代码及原理说明。

  3. 所属分类：硬件开发

    • 发布日期：2011-12-28
    • 文件大小：189440
    • 提供者：suelong2002

  1. 实现3分频verilog程序

  2. 本程序用verilog实现3分频电路，只需要修改其中分频数值，就可以实现任意奇数分频电路

  3. 所属分类：硬件开发

    • 发布日期：2012-07-16
    • 文件大小：2048
    • 提供者：cc307202027

  1. 任意奇数分频

  2. VHDL实现任意奇数分频，modelism仿真验证程序可以用。

  3. 所属分类：硬件开发

    • 发布日期：2013-05-10
    • 文件大小：209920
    • 提供者：tyoung1020

  1. 任意的奇数分频FPGA verilog

  2. 只用改一个参数，即可实现任意占空比为50%的奇数分频。很方便的

  3. 所属分类：硬件开发

    • 发布日期：2013-05-16
    • 文件大小：433152
    • 提供者：trageday

  1. 任意奇数分频电路

  2. vhdl语言实现任意奇数分频电路，可在ise里直接运行

  3. 所属分类：硬件开发

    • 发布日期：2013-05-31
    • 文件大小：1010
    • 提供者：liuying1987911

  1. 任意奇数分频 verilog

  2. 对于N倍的奇数分频，首先是在系统时钟的上升沿得到占空比为(N+1)/(2*N)的分频时钟clk_div_1，然后在系统时钟的下降沿得到占空比为(N+1)/(2*N) 的clk_div_2，最后将两个分频之后的时钟相与便会得到想要的奇数分频。如上图所示为进行三分频时的功能仿真波形图。光标之间便为分频之后的解释。想要得到任意倍数奇数分频的话只需改变上述的两个计数寄存器的阈值即可。

  3. 所属分类：硬件开发

    • 发布日期：2013-09-26
    • 文件大小：49152
    • 提供者：dongzainanfang

  1. 通用奇数分频代码

  2. 通用奇数分频方法 VHDL语言描写 可随意移植

  3. 所属分类：硬件开发

    • 发布日期：2015-01-18
    • 文件大小：248832
    • 提供者：blade409572487

  1. 任意奇数分频的Verilog实现

  2. FPGA设计中时常用到时钟频率奇数分频的频率，这里介绍一种奇数倍分频的Verilog实现方法

  3. 所属分类：硬件开发

    • 发布日期：2018-05-20
    • 文件大小：982
    • 提供者：vmask1874

  1. 任意奇数分频verilongHDL代码.doc

  2. 任意奇数分频verilongHDL代码.doc (29.5 KB, 下载次数: 83 ) 自己写了一个任意奇数分频verilogHDL代码程序，里面是一个7分频verilogHDL代码。可以通过修改参数N,M来产生想要的奇数分频时钟，没综合，只是仿真通过，并附有测试代码，有什么错误望大家提出意见。 仿真 , 时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-09-01
    • 文件大小：30720
    • 提供者：drjiachen

  1. 奇数分频电路

  2. 奇数分频电路 （5分频 占空比50%） 分频器可分为“功率分频器”和“电子分频器”两类。 1. 功率分频器：无电源电路，位于功率放大电路之后，设置在音箱内。其连接简单，使用方便，但消耗功率，出现音频谷点，产生交叉失真。 2. 电子分频器：有电源，位于功率放大器之前，因电流较小故可以用较小功率的电子有源滤波器实现，调整较容易，减少功率损耗，遗迹扬声器单元之间的干扰似的信号损失较小，音质好。但此方式每路都要有独立的功率放大器，成本高，电路复杂，运用于专业扩声系统。

  3. 所属分类：专业指导

    • 发布日期：2011-11-29
    • 文件大小：56320
    • 提供者：gxq200816

  1. verlog HDL语言奇数分频器

  2. 用FPGA实现占空比为50%的方波的奇数分频，语言为verlog HDL，已仿真验证OK

  3. 所属分类：其它

    • 发布日期：2013-10-23
    • 文件大小：330752
    • 提供者：wskwang

  1. 基于Verilog设计七分频等奇数分频程序

  2. 基于Verilog设计七分频等奇数分频程序，EDA课程作业和考试基本用到，可以学习Verilog其他的分频程序

  3. 所属分类：硬件开发

    • 发布日期：2020-10-26
    • 文件大小：343040
    • 提供者：qq_44757503
« 12 3 4 5 6 »