注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 【张飞硬件1-10】学习资料+笔记分享

  2. 张飞硬件设计与开发视频1-10(附加各章节原理图) BUCK开关电源视频知识点刚要 NE555经典应用电路图 PCB板不同材质区别 PCB布线规范[华为] PCB工艺边及拼板规范 PCB印制电路板设计技术与实践 如何在设计PCB时增强防静电ESD功能 S-P502 打板要求 被动元件基础知识等文档

  3. 所属分类：嵌入式

    • 发布日期：2019-05-07
    • 文件大小：96
    • 提供者：qq_41975551

  1. 如何在设计PCB时增强防静电ESD功能.pdf

  2. 通关在PCB设计环节的优化增强板子的防静电ESD功能，此举旨在源头上解决部分部分问题。

  3. 所属分类：硬件开发

    • 发布日期：2019-07-16
    • 文件大小：78848
    • 提供者：qq_29565423

  1. 如何在设计PCB时增强防静电功能

  2. 　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。

  3. 所属分类：其它

    • 发布日期：2020-07-23
    • 文件大小：62464
    • 提供者：weixin_38557935

  1. 在设计PCB时如何增强防静电的ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：64512
    • 提供者：weixin_38693476

  1. 如何在设计PCB时增强防静电ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：62464
    • 提供者：weixin_38742571

  1. 如何在设计PCB时增强防静电ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：62464
    • 提供者：weixin_38524139

  1. PCB技术中的如何在设计PCB时增强防静电ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。 　　来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：63488
    • 提供者：weixin_38710524

  1. 如何在设计PCB时增强防静电ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。 　　来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：63488
    • 提供者：weixin_38520192