注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. fpag实现0-40000任意分频的数字信号产生器

  2. 0-40000分频只取出了里面10个,具体的分频数可以自行设置,也可以增加减少分频间隔!

  3. 所属分类：硬件开发

    • 发布日期：2009-07-14
    • 文件大小：641024
    • 提供者：smartzhou2008

  1. verilog 实现任意分频器

  2. verilog 实现任意分频器 经典 verilog 实现任意分频器 经典 verilog 实现任意分频器 经典 verilog 实现任意分频器 经典

  3. 所属分类：专业指导

    • 发布日期：2010-04-21
    • 文件大小：137216
    • 提供者：forecyk

  1. 基于FPGA 的等占空比任意整数分频器的设计

  2. 给出了一种基于FPGA 的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA 器件的特点和应用 范围, 接着讨论了一些常见整数分频的方法, 而本文运用一种新的可控分频器设计方法——脉冲周期剔除法, 主要是对半 周期进行计数, 配合时钟反相电路, 可以实现占空比50% 的任意整数分频, 分频系数由控制端给定。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-18
    • 文件大小：168960
    • 提供者：lwjee

  1. 高速CMOS可编程分频器的研究与设计 PDF

  2. ：本文通过对CMOS可编程分频器原理的分析与研究．提出了一种新的可实现任意分频的可编程分频器结构，这种结构 大大提高了可编程分频器的输入带宽，同时功耗不大，抗干扰能力强，可适用于锁相环、频率综合器的设计中。该设计在宏 力CMOS 0．18urn工艺下通过仿真和验证．输入频率可以达到3．3G Hz。 关

  3. 所属分类：3G/移动开发

    • 发布日期：2010-05-18
    • 文件大小：357376
    • 提供者：lwjee

  1. 用Verilog代码编写的奇偶分频器

  2. 实现任意奇偶分频用Verilog编写的分频器//偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的 //时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循 //环下去。这种方法可以实现任意的偶数分频。

  3. 所属分类：C/C++

    • 发布日期：2010-05-28
    • 文件大小：27648
    • 提供者：olzzz

  1. FPGA verilog 任意分频程序

  2. 用FPGA实现任意分频,代码用verilog语言编写，仅供参考。

  3. 所属分类：硬件开发

    • 发布日期：2010-06-20
    • 文件大小：370688
    • 提供者：fullattack010

  1. 任意整数占空比50%分频器vhdl

  2. 学习期间写的，参考了书上的例程 该代码实现了1~255整数分频，不管偶数奇数都可实现50%占空比

  3. 所属分类：其它

    • 发布日期：2010-07-03
    • 文件大小：288768
    • 提供者：nwpu1686

  1. 用verilog写的一个分频器

  2. 用verilog写的一个分频器，具有异步清零，同步置数，可实现任意分频

  3. 所属分类：专业指导

    • 发布日期：2010-10-04
    • 文件大小：260096
    • 提供者：qianguang1989

  1. verilog实现任意分频任意占空比~

  2. verilog实现任意分频任意占空比，其中例子简单，精炼，易懂

  3. 所属分类：专业指导

    • 发布日期：2010-11-12
    • 文件大小：1048576
    • 提供者：liukai14052

  1. 能实现任意整数倍分频的分频器

  2. 任意整数分频器任意整数分频器任意整数分频器任意整数分频器任意整数分频器任意整数分频器任意整数分频器

  3. 所属分类：专业指导

  1. 基于FPGA的任意小数分频器的设计

  2. 说明了如何设计一个比较好的小数分频器，包括电路的实现，即部分代码

  3. 所属分类：硬件开发

    • 发布日期：2011-03-28
    • 文件大小：271360
    • 提供者：xujunfeng1116

  1. 奇数分频器的VerilogHDL实现

  2. 本程序采用双计数器实现奇数分频器的设计，通过对源代码里的相关变量进行赋值，可以实现任意占空比为50%的奇数分频器。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-29
    • 文件大小：864
    • 提供者：wangtikui215

  1. 数控分频器

  2. 本功能通过调用锁相环，可以实现任意分频系数的分频电路，操作简单使用。

  3. 所属分类：硬件开发

    • 发布日期：2012-04-24
    • 文件大小：2097152
    • 提供者：zhou704849623

  1. VHDL任意分频器

  2. VHDL编写的任意分频器，通过修改参数即可实现任意的分频 占空比为50%，读者可以调整代码修改所需的占空比。

  3. 所属分类：其它

    • 发布日期：2014-04-03
    • 文件大小：1024
    • 提供者：hq1356466973

  1. 用Verilog语言实现任意整数分频器

  2. 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。 但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以 达到对时钟操作的目的。

  3. 所属分类：硬件开发

    • 发布日期：2015-12-14
    • 文件大小：38912
    • 提供者：tmmdh370927

  1. 任意分频器

  2. 通过设计任意分频器，学习较复杂的数字系统的设计方法。通过设计任意分频器,掌握电路中人工生成分频时钟设计方法.分频器工作时分析分频出来的信号,掌握时钟信号的使用注意事项。完成任意分频器功能,通过端口输入分频系数,按照分频系数的值作信号分频,可以实现奇数分频和偶数分频两种分频方法

  3. 所属分类：硬件开发

    • 发布日期：2018-03-01
    • 文件大小：388096
    • 提供者：qiaoningning

  1. 基于FPGA的任意分频器设计【转】

  2. 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环（如Altera的PLL，Xilinx的DLL）来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者这种方式只消耗不多的逻辑单元就可以达到对时钟的操作目的。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：227328
    • 提供者：weixin_38700779

  1. 基于FPGA的任意分频器设计

  2. 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如Altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者这种方式只消耗不多的逻辑单元就可以达到对时钟的操作目的。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：179200
    • 提供者：weixin_38722721

  1. EDA/PLD中的基于CPLD的任意整数半整数分频器设计

  2. 0 引言 在数字系统设计中，根据不同的设计需要，经常会遇到偶数分频、奇数分频、半整数分频等，有的还要求等占空比。在基于CPLD（复杂可编程逻辑器件）的数字系统设计中，很容易实现由计数器或其级联构成各种形式的偶数分频及非等占空比的奇数分频，但对等占空比的奇数分频及半整数分频的实现较为困难。 本文利用VHDL（甚高速集成电路硬件描述语言），通过Quartus Ⅱ 4.2开发平台，设计了一种能够实现等占空比的整数和近似等占空比的半整数分频器，这种设计方法原理简单，而且只需很少的CPLD逻辑宏单元。 1

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：57344
    • 提供者：weixin_38552292

  1. 任意数值分频器的FPGA实现

  2. 本文介绍了一种基于FPGA的多数值分频器的设计，该分频器可以实现占空比及分频系数可调，其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的CycloneII系列EP2C5Q208C型FPGA芯片中实现后的仿真结果和测试结果，这些结果表明设计的正确性和可行性。分频器采用VHDL语言编程实现，用户可以自行设置分频器功能，这种分频器设计具有很强的实用性和可移值性。

  3. 所属分类：其它

    • 发布日期：2021-01-29
    • 文件大小：836608
    • 提供者：weixin_38551938
« 12 3 4 »