在我们完成版图设计后，通常我们需要对版图做仿真，以检查版图中的寄生器件对电路的影响。做后仿真时，在cadence下，我们通常使用hspice或star-sim做仿真，但是，当由dracula提取出来网表太大时，用hspice做仿真会很慢，一般是使用star-sim。使用star-sim与使用hspice的方法基本是一样的，只是star-sim不能自动记录每个节点的电压信息，必须手动设置需要纪录的节点。用star-sim做仿真时，首先要编写一个激励文件，格式与hspice的基本是一样的。包括：（1
