本文基于欧氏算法(Euclidean Algorithm)和IDFT相结合的RS解码方案利用FPGA芯片实现了GF（２８）上符号速率为32.5　MHz的流式解码方案,最大延时为640　ns，参数可以根据需要灵活设置。本方案在ALTERA公司的FLEX10KE系列的EPF10K130EQC240-1芯片上得到了实现，适宜于离散译码、流式译码，在添加一级缓存的情况下，同样适宜于连续译码。符号速率可以达到50 MHz以上(上述验证的时钟是50 MHz),达到了预期的设计要求。