注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 模拟MIPS流水线处理器的verilog源代码

  2. 用verilog实现的mips流水线处理器的源代码，包括控制器、算术逻辑单元ALU、数据存储器、指令存储器、寄存器堆、外设单元以及

  3. 所属分类：硬件开发

    • 发布日期：2012-11-10
    • 文件大小：15360
    • 提供者：ss_heroes

  1. mips流水线源代码

  2. 用verilog实现的mips流水线处理器源代码，包括数据存储器、指令存储器、ALU、外设、控制器、寄存器堆、整个连接模块

  3. 所属分类：硬件开发

    • 发布日期：2012-11-10
    • 文件大小：15360
    • 提供者：ss_heroes

  1. CPU单周期设计

  2. 本资源是关于实现CPU单周期执行各条指令的设计 verilog语言实现，里边涵盖寄存器堆，控制器，ALU，RAM,ROM等模块的源代码设计 里边还包含有针对自主设计的指令的汇编解释器程序，将文件huibian.txt中的汇编代码译成相关编码 文件名为 opcode.coe 这个文件可直接被XINLINX软件调用

  3. 所属分类：硬件开发

    • 发布日期：2012-12-24
    • 文件大小：1025024
    • 提供者：hubinzg

  1. verilog hdl寄存器堆设计

  2. verilog hdl 设计寄存器堆，采用译码器、寄存器、数据选择等组合电路

  3. 所属分类：嵌入式

    • 发布日期：2015-11-09
    • 文件大小：2048
    • 提供者：gxhzoe

  1. verilog实现的多周期MIPS数据通路

  2. 本资源提供多周期MIPS数据通路的实现代码，包括其ALU、寄存器堆、数据存储器等部件

  3. 所属分类：其它

    • 发布日期：2008-12-11
    • 文件大小：1048576
    • 提供者：bruce_forever

  1. 基于verilog的单周期cou设计

  2. 本项目主要利用Verilog语言设计一一个基于MIPS架构的CPU。分别设计指令存储器、寄存器堆、ALU、取指令部件、数据存储器、立即数处理单元、主单元控制器、ALU控制单元。内含仿真，可直接仿真验证。

  3. 所属分类：软件测试

    • 发布日期：2018-08-08
    • 文件大小：3145728
    • 提供者：chebjinfang

  1. 基于verilog的多周期CPU设计

  2. 本项目主要利用Verilog语言设计一一个基于MIPS架构的CPU。分别设计指令存储器、寄存器堆、ALU、取指令部件、数据存储器、立即数处理单元、主单元控制器、ALU控制单元。将这些单元连城数据通路，再结合控制单元合成CPU下板验证。并基于该cpu完成了串口收发数据的驱动，并下板测试，功能正确。该代码是基于EP4CE10F17C8开发板的，可直接下板，其他开发板只需稍做改变即可用

  3. 所属分类：嵌入式

    • 发布日期：2018-08-08
    • 文件大小：13631488
    • 提供者：chebjinfang

  1. 计算机组成原理寄存器堆设计实验

  2. 1. 学习使用Verilog HDL语言进行时序电路的设计方法 2. 掌握灵活运用Verilog HDL语言进行行为级语言描述的技巧和方法; 3. 学习寄存器堆的数据传送和读写工作原理,掌握寄存器堆的设计方法.

  3. 所属分类：硬件开发

    • 发布日期：2018-12-16
    • 文件大小：253952
    • 提供者：bernicechl

  1. 单周期CPU verilog设计代码和仿真代码

  2. 单周期CPU的设计，使用结构级语句与描述级语句构建寄存器堆、ALU、CONUNIT等模块，支持12条指令：add、sub、j、bne、bnq等

  3. 所属分类：专业指导

    • 发布日期：2018-12-28
    • 文件大小：386048
    • 提供者：heronzhang

  1. 计算机组成原理36条指令单周期CPU实现

  2. 一、 设计目标 设计目的： 设计一个含有36条指令的MIPS单周期处理器，并能将指令准确的执行并烧写到试验箱上来验证 设计初衷 1、理解MIPS指令结构，理解MIPS指令集中常用指令的功能和编码，学会对这些指令进行归纳分类。 2、了解熟悉MIPS体系中的处理器结构 3、熟悉并掌握单周期处理器CPU的原理和设计 4、进一步加强Verilog语言进行电路设计的能力 二、实验设备 1、装有xilinx ISE的计算机一台 2、LS-CPU-EXB-002教学系统实验箱一台 三、实验任务 1.、学习

  3. 所属分类：C

    • 发布日期：2019-05-03
    • 文件大小：2097152
    • 提供者：qq_35006137

  1. 寄存器堆设计.zip

  2. 杭电计组实验Verilog文件

  3. 所属分类：嵌入式

    • 发布日期：2020-05-21
    • 文件大小：96256
    • 提供者：weixin_44871778

  1. Verilog寄存器堆的实现代码

  2. Verilog寄存器堆的实现代码

  3. 所属分类：硬件开发

    • 发布日期：2020-12-19
    • 文件大小：190464
    • 提供者：weixin_43074474