您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 实用小数分频器的设计与实现.pdf

  2. 实用小数分频器的设计与实现.pdf 这个论文格式范本
  3. 所属分类:专业指导

    • 发布日期:2009-05-06
    • 文件大小:460800
    • 提供者:keita1027
  1. 基于FPGA的任意小数分频器的设计

  2. 说明了如何设计一个比较好的小数分频器,包括电路的实现,即部分代码
  3. 所属分类:硬件开发

    • 发布日期:2011-03-28
    • 文件大小:271360
    • 提供者:xujunfeng1116
  1. 使用VHDL进行可变分频器设计

  2. 使用VHDL进行分频器设计,包括约翰逊计数器、普通计数器、奇偶分频器、半整数分频器、小数、分数、积分分频器设计
  3. 所属分类:硬件开发

    • 发布日期:2011-04-12
    • 文件大小:421888
    • 提供者:hhysf
  1. 小数分频与快锁芯片ADF4193的原理与应用--千锋培训

  2. 文档介绍了引言,1 ADF4193的特点和PLL工作原理,2分频器对PLL的指标影响,2.1相位噪声,2.2锁定时间,3 FPGA对ADF4193的配置过程,4 PLL指标的测量,4.1相噪的测量,4.2锁定时间的测量,5结束语
  3. 所属分类:硬件开发

    • 发布日期:2011-06-10
    • 文件大小:223232
    • 提供者:coolabcboy
  1. 分频器的verilog代码

  2. 如何用verilog代码编写出各种不同的分频器,本文档给你详细讲述奇数分频、偶数分频、小数分频。。。
  3. 所属分类:硬件开发

    • 发布日期:2011-10-06
    • 文件大小:28672
    • 提供者:yangjay630
  1. 使用VHDL进行各种分频器设计

  2. 本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计,包括偶数分频、非50%占空比和50%占空比的奇数分频、半整数(N+0.5)分频、小数分频、分数分频以及积分分频。
  3. 所属分类:硬件开发

    • 发布日期:2012-01-09
    • 文件大小:547840
    • 提供者:suelong2002
  1. 半整数分频器设计

  2. 采用可编程逻辑器件实现分频系数为2.5的分频器,可采用以下方法:设计一个模3的计数器,再设计一个扣除脉冲电路,加在模3计数器输出之后,每来两个脉冲就扣除一个脉冲(实际上是使被扣除的脉冲变成很窄的脉冲,可由异或门实现),就可以得到分频系数为2.5的小数分频器。采用类似方法,可以设计分频系数为任意半整数的分频器。
  3. 所属分类:其它

    • 发布日期:2012-12-18
    • 文件大小:1029120
    • 提供者:cjyeah
  1. 1.25小数分频器的VHDL实现

  2. 1.25小数分频器的VHDL实现代码,附功能仿真波形图
  3. 所属分类:硬件开发

    • 发布日期:2013-05-18
    • 文件大小:26624
    • 提供者:ghostecoli
  1. 基于FPGA的任意数值分频器设计

  2. 基于FPGA的任意数值分频器设计,偶数分频,奇数分频,任意小数分频
  3. 所属分类:嵌入式

    • 发布日期:2013-11-12
    • 文件大小:415744
    • 提供者:u012809088
  1. VHDL分频器设计

  2. VHDL语言的分频器设计,包括整数分频,小数分频,偶数分频,奇数分频,半整数分频等。
  3. 所属分类:其它

    • 发布日期:2015-06-07
    • 文件大小:421888
    • 提供者:hejunbo790522
  1. 小数分频VHDL代码.pdf

  2. 小数分频VHDL代码.pdf (145.33 KB, 下载次数: 249 )d arch 2:fdn,任意整数分频器(分步系数2--15,可自行修改代码増增加分频系数) library ieee use ieee std logic 1164.all use ieee std logic unsigned. all entity fdn is port lock in std log enable in std logic n of fd in std logic vector (3 downt
  3. 所属分类:专业指导

    • 发布日期:2019-09-04
    • 文件大小:148480
    • 提供者:drjiachen
  1. TD-SCDMA射频前置分频器设计

  2. 为发展TD—SCDMA,需要发展全线的TD产业链,其中射频芯片是一个重要的瓶颈。在TD-SCDMA系统收发信机设计中,将采用零中频结构,这就要求本振信号的频率与系统射频频率相同。所以片上锁相环的设计非常关键。文章研究的就是在锁相环反馈电路上的动态分频器,部分器件工作在GHz以上,整个分频器可以实现射频条件下小数分频。
  3. 所属分类:其它

    • 发布日期:2020-07-28
    • 文件大小:86016
    • 提供者:weixin_38738783
  1. 基于FPGA的小数分频器的实现

  2. 本文利用VerilogHDL硬件描述语言的设计方式,通过ModelSimSE开发软件进行仿真,设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展,利用FPGA小数分频合成技术解决了单环数字频率合成器中高鉴相频率与小频间隔之间的矛盾。
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:143360
    • 提供者:weixin_38517105
  1. 一种基于FPGA的小数分频的实现

  2. 分频器是指将不同频段的声音信号区分开来,分别给于放大,然后送到相应频段的扬声器中再进行重放。在高质量声音重放时,需要进行电子分频处理。具体实现形式有偶数分频、奇数分频、锁相环分频电路等,这种结构的分频器只能实现整数分频,或者是仅实现半整数分频和奇数分频[1],一般的锁相环分频电路会有几十微秒级的频率转换时间[2],虽然现在少数芯片有所改善,但是时间也较长。同时,在某些场合下,所需要的频率与给定的频率并不成整数或半整数倍关系,或需要实现对输入信号频率的微调整,此时可采用小数分频器进行分频[3]。
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:302080
    • 提供者:weixin_38695061
  1. TD-SCDMA射频前置分频器设计

  2. 随着3G的到来,通信系统及通信行业产生了很大的变化,TD—SCDMA作为3G标准之一已开始应用,这使中国在3G发展中有了更多的话语权,一方面可以大幅降低设备的价格,另一方面具有国家安全战略意义。为发展TD—SCDMA,需要发展全线的TD产业链,其中射频芯片是一个重要的瓶颈。在TD-SCDMA系统收发信机设计中,将采用零中频结构,这就要求本振信号的频率与系统射频频率相同。所以片上锁相环的设计非常关键。文章研究的就是在锁相环反馈电路上的动态分频器,部分器件工作在GHz以上,整个分频器可以实现射频条件
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:276480
    • 提供者:weixin_38683848
  1. TD-SCDMA射频前置分频器的设计

  2. 在射频CMOS电路中,锁相环(PLL)是重要的组成模块之一,主要是通过频率合成,产生本振信号。用于TD-SCDMA的PLL模块需要更宽的频率范围和多种频率本振信号。因此更需要在通过小数分频等多种方式实现低功耗情况下,更快的锁频功能。双模分频器(Prescaler)工作在电路较高频率,功耗也较大,研究和开发双模分频器对于降低整片功耗,提升PLL性能有着重要意义。
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:280576
    • 提供者:weixin_38517997
  1. 基于FPGA的双模前置小数分频器的设计

  2. 频率合成技术是现代通讯系统的重要组成部分,他将一个高稳定和高准确度的基准频率,经过四则运算,产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单,可采用标准的计数器或可编程逻辑器件设计实现。但在某些场合下,时钟源与所需的频率不成整数倍关系,此时可采用小数分频器进行分频。本文利用VerilogHDL硬件描述语言的设计方式,通过ModelSimSE开发软件进行仿真,设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展,利用FPGA小数分频合成技
  3. 所属分类:其它

    • 发布日期:2020-10-24
    • 文件大小:150528
    • 提供者:weixin_38731123
  1. RFID技术中的基于FPGA的小数分频器的实现

  2. 频率合成技术是现代通讯系统的重要组成部分,他将一个高稳定和高准确度的基准频率,经过四则运算,产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单,可采用标准的计数器或可编程逻辑器件设计实现。但在某些场合下,时钟源与所需的频率不成整数倍关系,此时可采用小数分频器进行分频。本文利用VerilogHDL硬件描述语言的设计方式,通过ModelSimSE开发软件进行仿真,设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展,利用FPGA小数分频合成技
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:69632
    • 提供者:weixin_38675465
  1. 基于重定时小数分频器的12 GHz全数字免校准FMCW信号发生器

  2. 基于重定时小数分频器的12 GHz全数字免校准FMCW信号发生器
  3. 所属分类:其它

    • 发布日期:2021-03-08
    • 文件大小:1048576
    • 提供者:weixin_38612648
  1. 基于FPGA的小数分频器的实现

  2. 摘 要:介绍了一种基于FPGA的双模前置小数分频器的分频原理及电路设计,并用VerilogHDL编程,在ModelSimSE平台下实现分频器的仿真,并用Xilinx公司的芯片Spartan3来实现。  关键词:小数分频器;频率合成;FPGA;VerilogHDL  频率合成技术是现代通讯系统的重要组成部分,他将一个高稳定和高准确度的基准频率,经过四则运算,产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单,可采用标准的计数器或可编程逻辑器件设计实现。
  3. 所属分类:其它

    • 发布日期:2021-02-03
    • 文件大小:166912
    • 提供者:weixin_38705004
« 12 3 4 5 6 7 »