注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 如何实现小数分频？（verilog）

  2. 奇数、偶数分频非常常用，但是有些时候我们必须使用小数的分频，如何做到？该文章详细讲述了此方法。

  3. 所属分类：专业指导

    • 发布日期：2010-05-17
    • 文件大小：394240
    • 提供者：dddsanyoddd

  1. 使用VHDL进行分频器设计

  2. 本文用实例描述了在FPGA上使用VHDL进行分频器设计，包括偶数分频，非50%和50%占空比的技术分频，半整数分频，小数分频以及积分分频

  3. 所属分类：硬件开发

    • 发布日期：2010-06-28
    • 文件大小：421888
    • 提供者：st280528

  1. sigma-delta与小数分频

  2. PLL（锁相环频率合成）中小数分频的原理以及Σ-Δ调制技术（SDM）在小数分频中的作用。纯理论推导与描述。

  3. 所属分类：硬件开发

    • 发布日期：2011-12-24
    • 文件大小：777216
    • 提供者：dunyiliu

  1. vhdl分频技术

  2. eda技术，vhdl语言的各种分频情况，包括小数分频，空占比。

  3. 所属分类：硬件开发

    • 发布日期：2012-04-23
    • 文件大小：421888
    • 提供者：guntherlove

  1. 任意分频Verilog实现

  2. 可以实现计数和偶数分频，简单实用的小技术，还可以实现任意整数带小数分频

  3. 所属分类：硬件开发

    • 发布日期：2019-03-21
    • 文件大小：63488
    • 提供者：xiaoshu163

  1. 小数分频锁相环设计教程.pdf

  2. 锁相环电路广泛应用于现阶段集成电路芯片中，由于需要较高的输出频率解析度，小数分频的锁相环得到了越来越多的关注。但是小数分频调制器会引入较大的噪声，因此如何降低系统噪声、提供高性能相位噪声的锁相环成为现阶段研究的重要课题。文章给出了基于小数分频技术的锁相环设计与噪声分析，分析了各个主要模块的设计要求与优化方法。芯片在 SMIC 流片制造，采用了 0.13 μ m 逻辑工艺，从样片的测试结果来看，Sigma-Delta 模块的噪声得到了较好的抑制，满足了预先的设计要求

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：658432
    • 提供者：weixin_39840387

  1. 模拟技术中的小数分频与快锁芯片ADF4193的应用研究

  2. 小数分频是频率合成中的一项新技术。这种技术的特点是使单环锁相频率合成器的平均分频比变为小数。通过使分频比变为小数，可获得任意小的频率间隔，实现高频率分辨力的频率合成，利用小数分频技术完成的小数分频频率合成器，不仅频率分辨力高，而且频率转换速度快，还可使频谱改善、线路简化、体积缩小、程控方便、集成容易。 　　在数字移动通信系统的设计过程中，经常采用跳频方法来提高通信系统的抗干扰、抗多径衰落能力。但这要求快速跳频系统中的超快速跳频PLL能够在几十微秒（μs）内稳定到所要求的相位和频率。为达到这个要求

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：169984
    • 提供者：weixin_38606811

  1. 模拟技术中的拥有最好噪声性能和杂散的HMC830LP6GE

  2. Hittite 微波公司是在通信及军事市场拥有完整的MMIC解决方案的世界级供应商。该公司最近拓展了其领先业界的锁相环产品线，推出高精度宽带锁相环芯片HMC830LP6GE，工作频率为25MHz—3000MHz，覆盖所有常用的通信频段。 　　1 产品简介 　　HMC830LP6GE是内部集成了VCO的小数分频锁相环芯片，以及可工作在100MHz的相位检测器和delta-sigma调制器，这使的其在较宽的环路带宽内有着极好的频谱特性。 　　2 性能特征与使用 　　HMC830LP6GE

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：160768
    • 提供者：weixin_38599412

  1. 基于FPGA的小数分频器的实现

  2. 本文利用VerilogHDL硬件描述语言的设计方式，通过ModelSimSE开发软件进行仿真，设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展，利用FPGA小数分频合成技术解决了单环数字频率合成器中高鉴相频率与小频间隔之间的矛盾。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：143360
    • 提供者：weixin_38517105

  1. 元器件应用中的基于FPGA的通用数控分频器的设计与实现

  2. 摘要：本文首先介绍了各种分频器的实现原理，并在FPGA开发平台上通过VHDL文本输入和原理图输入相结合的方式，编程给出了仿真结果。最后通过对各种分频的分析，利用层次化设计思想，综合设计出了一种基于FPGA的通用数控分频器，通过对可控端口的调节就能够实现不同倍数及占空比的分频器。 　　1.引言 　　分频器是数字系统中非常重要的模块之一，被广泛应用于各种控制电路中。在实际中，设计人员往往需要将一个标准的频率源通过分频技术以满足不同的需求。常见的分频形式主要有：偶数分频、奇数分频、半整数分频、小数

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：224256
    • 提供者：weixin_38625143

  1. 基于FPGA的双模前置小数分频器的设计

  2. 频率合成技术是现代通讯系统的重要组成部分，他将一个高稳定和高准确度的基准频率，经过四则运算，产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单，可采用标准的计数器或可编程逻辑器件设计实现。但在某些场合下，时钟源与所需的频率不成整数倍关系，此时可采用小数分频器进行分频。本文利用VerilogHDL硬件描述语言的设计方式，通过ModelSimSE开发软件进行仿真，设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展，利用FPGA小数分频合成技

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：150528
    • 提供者：weixin_38731123

  1. 模拟技术中的低噪声12 GHz微波小数N分频锁相环的设计

  2. 电路功能与优势 　　该电路是低噪声微波小数N分频PLL的完整实现方案，以 ADF4156 作为核心的小数N分频PLL器件。使用 ADF5001 外部预分频器将PLL频率范围扩展至18 GHz。采用具有适当偏置和滤波的超低噪声 OP184 运算放大器驱动微波VCO，在12 GHz下可实现完全低噪声PLL，经测量积分相位噪声为0.35 ps rms。该功能通常用于产生本振频率(LO)，适用于微波点对点系统、测试与测量设备、汽车雷达等应用和军事应用。 图1. 低噪声微波小数N分频PLL（简化示

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：268288
    • 提供者：weixin_38728555

  1. RFID技术中的基于∑-△调制小数分频技术的频率合成器MAX2150及其应用

  2. 1 引言 　　小数分频(F-N)频率合成器具有很高的输出频率分辨率，即使非常复杂的合成信号发生器也可采用较少的锁相环路甚至单环来实现。但是，F-N合成信号的频谱普遍存在固有且非常严重的相位杂散(又称为分数调制或相位调制)现象。这一问题可以采用∑-△变换较好地加以克服。 　　目前，基于∑-△小数分频技术的频率合成器专用器件已有多款问世，Maxim公司的MAX2150就是具有代表性的一款频率合成器。该器件以较高的性价比广泛应用于无线宽带系统、卫星上行链路、无线基站等系统。 　　2 基于∑-△

  3. 所属分类：其它

    • 发布日期：2020-11-30
    • 文件大小：106496
    • 提供者：weixin_38733787

  1. RFID技术中的ADI推出小数N分频PLL频率合成器ADF4157

  2. ADI发布了ADF4157--一款最新的高频率、小数N分频锁相环（PLL）频率合成器，适合用于需要低相位噪声和超精细控制分辨率的应用，例如卫星通信、专用集群移动通信网（PMR）、仪器和无线基站设备，其中包括那些支持GSM，PCS，DCS， WiMAX，CDMA 和W-CDMA网络。这种25 bit固定系数分频器提供超精细频率分辨率。 　　ADF4157采用2.7 V～3.3 V电压范围供电，工作频率高达6 GHz。该器件在不使用的时候可以待机，从而使总系统电流从23 mA降低到0.01 mA

  3. 所属分类：其它

    • 发布日期：2020-11-29
    • 文件大小：45056
    • 提供者：weixin_38675970

  1. RFID技术中的基于FPGA的小数分频器的实现

  2. 频率合成技术是现代通讯系统的重要组成部分，他将一个高稳定和高准确度的基准频率，经过四则运算，产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单，可采用标准的计数器或可编程逻辑器件设计实现。但在某些场合下，时钟源与所需的频率不成整数倍关系，此时可采用小数分频器进行分频。本文利用VerilogHDL硬件描述语言的设计方式，通过ModelSimSE开发软件进行仿真，设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展，利用FPGA小数分频合成技

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：69632
    • 提供者：weixin_38675465

  1. 基于FPGA的小数分频器的实现

  2. 摘　要：介绍了一种基于FPGA的双模前置小数分频器的分频原理及电路设计，并用VerilogHDL编程，在ModelSimSE平台下实现分频器的仿真，并用Xilinx公司的芯片Spartan3来实现。　　关键词：小数分频器；频率合成；FPGA;VerilogHDL　　频率合成技术是现代通讯系统的重要组成部分，他将一个高稳定和高准确度的基准频率，经过四则运算，产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单，可采用标准的计数器或可编程逻辑器件设计实现。

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：166912
    • 提供者：weixin_38705004

  1. 基于Σ-Δ调制小数分频技术的频率合成器MAX2150及其应用

  2. 介绍了基于Σ-Δ调制器的小数分频（F-N）频率合成技术的基本原理及采用此技术的频率合成器MAX2150，给出了MAX2150在某微波测试仪表中的应用电路和注意事项。

  3. 所属分类：其它

    • 发布日期：2021-02-01
    • 文件大小：945152
    • 提供者：weixin_38710557

  1. △-∑小数分频频率合成器带外量化噪声滤除技术

  2. 为了实现对带外量化噪声进行有效抑制，基于对电荷泵(CP)电流不匹配引起的△-∑量化噪声建模，该文提出一种新型小数分频频率合成器(Frac-N)模型。该模型是在传统小数分频频率合成器的反馈之路上嵌入一个噪声滤除器(NF)，该噪声滤除器是由一个不含分频器的宽频带锁相环(PLL)构成。采用该噪声滤除技术不但可以对高阶△-∑调制器(DSM)产生的带外相位噪声进行抑制，还可以减小由于电荷泵(CP)不匹配引起的量化噪声。仿真结果验证了该方法的有效性。

  3. 所属分类：其它

    • 发布日期：2021-01-28
    • 文件大小：3145728
    • 提供者：weixin_38723236

  1. 小数分频与快锁芯片ADF4193的应用研究

  2. 小数分频是频率合成中的一项新技术。这种技术的特点是使单环锁相频率合成器的平均分频比变为小数。通过使分频比变为小数，可获得任意小的频率间隔，实现高频率分辨力的频率合成，利用小数分频技术完成的小数分频频率合成器，不仅频率分辨力高，而且频率转换速度快，还可使频谱改善、线路简化、体积缩小、程控方便、集成容易。 　　在数字移动通信系统的设计过程中，经常采用跳频方法来提高通信系统的抗干扰、抗多径衰落能力。但这要求快速跳频系统中的超快速跳频PLL能够在几十微秒（μs）内稳定到所要求的相位和频率。为达到这个要求

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：174080
    • 提供者：weixin_38641150

  1. 基于∑-△调制小数分频技术的频率合成器MAX2150及其应用

  2. 1 引言 　　小数分频(F-N)频率合成器具有很高的输出频率分辨率，即使非常复杂的合成信号发生器也可采用较少的锁相环路甚至单环来实现。但是，F-N合成信号的频谱普遍存在固有且非常严重的相位杂散(又称为分数调制或相位调制)现象。这一问题可以采用∑-△变换较好地加以克服。 　　目前，基于∑-△小数分频技术的频率合成器专用器件已有多款问世，Maxim公司的MAX2150就是具有代表性的一款频率合成器。该器件以较高的性价比广泛应用于无线宽带系统、卫星上行链路、无线基站等系统。 　　2 基于∑-△

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：104448
    • 提供者：weixin_38597889
« 12 3 »