注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PROTEL99层次电路图设计方法（高手真传）

  2. PROTEL99层次电路图设计方法，详细介绍了初学者设计出现的网络标号重复的问题本质。很不错的进阶教程

  3. 所属分类：网络基础

    • 发布日期：2009-05-06
    • 文件大小：80896
    • 提供者：lzl32163

  1. FPGA/CPLD数字电路设计经验分享

  2. ：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：硬件开发

    • 发布日期：2009-06-30
    • 文件大小：1048576
    • 提供者：gddengyl

  1. FPGA/CPLD数字电路设计经验分享

  2. 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：硬件开发

    • 发布日期：2009-08-09
    • 文件大小：1048576
    • 提供者：s52zok

  1. FPGA/CPLD数字电路设计经验分享

  2. 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：嵌入式

    • 发布日期：2009-10-15
    • 文件大小：1048576
    • 提供者：mynewlifever

  1. 数字电路的基础知识教程

  2. 数字系统设计基础教程将数字系统作为一个整体的系统，并按层次结构对数字系统进行划分和论述。论题涉及了数字系统技术的各个方面，如：数制、编码、布尔代数、逻辑门、组合逻辑设计、时序电路、VHDL基本概念、VLSI设计基本概念、CMOS逻辑电路和硅芯片、存储器部件、计算机原理和计算机体系结构基础知识等等。本书将传统的数字电路知识和现代技术相结合，适于大专院校相关专业的学生作教科书之用

  3. 所属分类：嵌入式

    • 发布日期：2009-10-27
    • 文件大小：1048576
    • 提供者：username2009

  1. 华为模拟电路设计（全）

  2. 这是华为内部手册中的模拟电路设计，比较详细的介绍了模拟电路的知识，和一般书本的讲解侧重点不太一样，比较着重应用层次的介绍。

  3. 所属分类：专业指导

    • 发布日期：2009-10-30
    • 文件大小：1048576
    • 提供者：lightkign

  1. FPGACPLD数字电路设计经验分享.pdf

  2. 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：硬件开发

    • 发布日期：2009-11-07
    • 文件大小：1048576
    • 提供者：isaaczhy

  1. FPGA/CPLD数字电路设计经验分享

  2. 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。 该文献介绍了建立保持时间、毛刺、竞争冒险、同步设计等

  3. 所属分类：硬件开发

    • 发布日期：2009-12-19
    • 文件大小：951296
    • 提供者：xzj158629

  1. FPGA/CPLD数字电路设计经验分享

  2. 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：硬件开发

    • 发布日期：2009-12-22
    • 文件大小：951296
    • 提供者：yg031

  1. 音频放大电路原理及原理图

  2. 在现代音响普及中，人们因生活层次、文化习俗、音乐修养、欣赏口味的不同，令对相同电气指标的音响设备得出不同的评价。所以，就高保真度功放而言，应该达到电气指标与实际听音指标的平衡与统一

  3. 所属分类：专业指导

    • 发布日期：2009-12-28
    • 文件大小：147456
    • 提供者：ae18791955

  1. 高层次综合(加优化）

  2. 高层次综合(加优化），欢迎大家学习与交流。

  3. 所属分类：专业指导

    • 发布日期：2010-01-15
    • 文件大小：2097152
    • 提供者：zgbailebao

  1. Protel99电路设计与应用

  2. 本书以电路板设计过程为主线，详细讲解了Protel 99软件的使用方法，电路板设计的步骤与设计构思以及如何提高设计效率、并插入了很多独到的技巧、说明和注意事项。涉及软件内容有电路原理图设计、印制电路板设计、无网格布线、可编程逻辑器件设计、电路模拟/仿真等。 目录 前言 第1章 Protel 99简介 1.1 Protel 99特点 1.1.1 Protel 99的主要功能模块 1.1.2 Protel 99的主要特点 1.2 Protel 99的工和环境 1.2.1 启动Protel 99 1

  3. 所属分类：嵌入式

    • 发布日期：2010-03-18
    • 文件大小：7340032
    • 提供者：zgf1027

  1. 用VHDL语言设计组合逻辑电路

  2. 实验4：用VHDL语言设计组合逻辑电路（熟悉用VHDL语言设计4位全加器的方法。首先创建一个1位全加器实体，然后例化此1位全加器4次，创建一个更高层次的4位加法器。1位全加器的VHDL语言描述见例4-45，4位加法器的VHDL语言程序如例4-46，P161-162。）

  3. 所属分类：专业指导

    • 发布日期：2010-04-03
    • 文件大小：1048576
    • 提供者：vb123jia

  1. FPGA/CPLD数字电路设计经验分享

  2. 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：硬件开发

    • 发布日期：2010-04-30
    • 文件大小：1048576
    • 提供者：qqnmb

  1. 工程师应该掌握的20个模拟电路

  2. 对模拟电路的掌握分为三个层次。 初级层次是熟练记住这二十个电路，清楚这二十个电路的作用。 中级层次是能分析这二十个电路中的关键元器件的作用，每个元器件出现故障时电路的功能受到什么影响，测量时参数的变化规律，掌握对故障元器件的处理方法。 高级层次是能定量计算这二十个电路的输入输出阻抗、输出信号与输入信号的比值、电路中信号电流或电压与电路参数的关系、电路中信号的幅度与频率关系特性、相位与频率关系特性、电路中元器件参数的选择等。 达到高级层次后，只要您愿意，受人尊敬的高薪职业 －－电子产品和工业控制

  3. 所属分类：专业指导

    • 发布日期：2010-05-10
    • 文件大小：324608
    • 提供者：sailbeyond

  1. 工程师应该掌握的20个模拟电路

  2. 初级层次是熟练记住这二十个电路，清楚这二十个电路的作用。只要是电子爱好者，只要是学习自动化、电子等电控类专业的人士都应该且能够记住这二十个基本模拟电路。 中级层次是能分析这二十个电路中的关键元器件的作用，每个元器件出现故障时电路的功能受到什么影响，测量时参数的变化规律，掌握对故障元器件的处理方法；定性分析电路信号的流向，相位变化；定性分析信号波形的变化过程；定性了解电路输入输出阻抗的大小，信号与阻抗的关系。有了这些电路知识，您极有可能成长为电子产品和工业控制设备的出色的维修维护技师。 高级层次

  3. 所属分类：专业指导

    • 发布日期：2010-05-10
    • 文件大小：68608
    • 提供者：w461340270

  1. FPGA设计经验谈 时序 时延 时序设计 RTL电路时序模型

  2. 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平

  3. 所属分类：硬件开发

    • 发布日期：2010-05-14
    • 文件大小：1048576
    • 提供者：johnlee521

  1. FPGA数字电路设计经验

  2. ：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中， 对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解 RTL 电路时序模型的 基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采 用这种方式可以使电路的后仿真通过率大大提高， 并且系统的工作频率可以达到一个较高水平

  3. 所属分类：硬件开发

    • 发布日期：2010-05-25
    • 文件大小：1048576
    • 提供者：lyone00

  1. 动态规划-电路布线代码

  2. 动态规划-电路布线代码（算法分析与设计实验） 用c++语言编写的动态规划算法中电路布线的程序，此程序用于计算每层可布线的最大条数和最优布线方式，可用于多层次的布线，用MFC编写，每层的布线用不同颜色表示出

  3. 所属分类：C++

    • 发布日期：2010-06-05
    • 文件大小：1048576
    • 提供者：suka5601065

  1. PROTEL99层次电路原理图的设计

  2. 对于一个大型的电路设计，可以称它为项目。大型项目不可能将所有的电路图画在一张图纸上，更不可能由一个人单独完成。通常将这种很庞大的设计项目划分为很多的功能模块，由不同的设计人员分别完成，然后通过层次电路图把整个设计综合到一起。这样可以大大提高设计速度，做到多层次模块化并行设计

  3. 所属分类：其它

    • 发布日期：2011-03-18
    • 文件大小：187392
    • 提供者：zhc7302
« 12 3 4 5 6 7 8 9 10 ... 23 »