注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于设计模式的重构方法及工具

  2. 一种可重构设计方法相关的学位论文，主要用于嵌入式硬件、软件设计，提高系统软硬件的可重用性

  3. 所属分类：其它

    • 发布日期：2009-08-07
    • 文件大小：584704
    • 提供者：dennis_jjc

  1. 嵌入式系统硬件可重构-很好的资源

  2. 嵌入式系统硬件可重构-很好的资源 嵌入式系统硬件可重构-很好的资源

  3. 所属分类：硬件开发

    • 发布日期：2010-10-07
    • 文件大小：15728640
    • 提供者：gqb666

  1. 嵌入式可重构的多DSP图像并行处理系统

  2. 嵌入式可重构的多DSP图像并行处理系统，嵌入式可重构的多DSP图像并行处理系统

  3. 所属分类：专业指导

    • 发布日期：2011-11-02
    • 文件大小：369664
    • 提供者：hsongjiang

  1. 基于重构技术的数控系统设计与实现

  2. 分析当前数控系统体系结构的缺陷,针对嵌入式环境下,数控系统的可重构实现及其关键技术进行了研究,给出嵌入式可重构数控系统的体系结构,分别从硬件、软件两个不同的角度给出具体的实现方法。

  3. 所属分类：其它

    • 发布日期：2020-07-05
    • 文件大小：165888
    • 提供者：weixin_38529293

  1. 可重构体系结构的异构加速器的发展和应用

  2. 目前异构加速器的实现主要借助于专用集成电路（ASIC）、图形处理单元（GPU）、现场可编程门阵列（FPGA）等异构计算部件。在上述几种典型的异构体系结构中，基于FPGA和CGRA等可重构体系结构的异构加速器具有以下两个优点： 第一，FPGA和CGRA等结构内部包含大量可配置的逻辑电路，能够满足特定应用的高性能和低功耗的运行要求，从而获得较高的效能比。 第二，由于目前新型应用的种类多样、迭代速度快，而采用ASIC进行加速器设计的周期又比较长，与之相比，采用FPGA和CGRA等可重构体系结构能够

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：227328
    • 提供者：weixin_38663167

  1. 一种基于NiosⅡ的可重构DSP系统设计

  2. 为了解决传统DSP所面临的速度低、硬件结构不可重构、开发升级周期长和不可移植等问题，本文应用Altera公司推出的NiosII嵌入式软核处理器，提出了一种具有常规DSP的NiosII系统功能SOPC解决方案。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：90112
    • 提供者：weixin_38634323

  1. 嵌入式可重构的多DSP图像并行处理系统

  2. 本文构建的可重构并行计算系统可以通过配置可重构处理单元来满足不同应用的计算要求。这样的系统使图像处理结构设计与图像处理的算法设计分离，具有很高的性能并且结构灵活，能大大提高图像处理并行算法的执行效率和加速比。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：1048576
    • 提供者：weixin_38695471

  1. 基于多DSP的在线可重构数字图像并行处理系统设计

  2. 随着多媒体图像处理应用的迅速发展，体积小、重量轻、结构灵活、处理能力强的嵌入式数字图像处理系统在工业、医学等方面都有越来越广泛的需求。实时性高、计算复杂、数据量大是图像处理系统面临的重大挑战。并行计算是提高处理速度最有效的技术之一，图像并行处理技术为提高图像处理效率提供了广阔的空间。图像并行处理包括并行算法和多处理器并行硬件系统，图像处理并行算法的执行效率依赖于多处理器系统的硬件结构。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：914432
    • 提供者：weixin_38543280

  1. 嵌入式可重构数控系统的设计与验证

  2. 针对鞋样切割机对插补控制器功能的要求，设计了基于嵌入式的可重构运动控制系统。在对步进电机进行控制的前提下，对于比较积分插补算法在可重构器件中的实现进行了研究。经测试表明，所设计的嵌入式可重构运动控制系统能够完成对直线和二次曲线的快速、精确插补，而且系统易于扩展，能够实现更为复杂的控制算法。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：589824
    • 提供者：weixin_38617615

  1. 基于ARM和CPLD的可重构检测系统

  2. 本文提出了一种基于ARM嵌入式微处理器和复杂可编程逻辑器件( CPLD) 的检测系统硬件可重构设计方法。这种结构检测系统既具有ARM微控制器体积小、集成度高、运算速度快、存储器容量大、功耗低等特点; 又具有CPLD强大的高速逻辑处理能力和方便灵活的动态可重构性，将两者结合起来使用能克服传统检测仪器的不足, 可将许多复杂的实时控制算法硬件化，减轻了MCU的负担，减少逻辑控制芯片的使用, 具有可靠性强、可重用性好性价比高突出优点。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：155648
    • 提供者：weixin_38556541

  1. 嵌入式系统/ARM技术中的基于ARM和CPLD的可重构检测系统设计

  2. CPLD（Complex Programmable Logic Device）复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（"在系统"编程）将代码传送到目标芯片中，实现设计的数字系统。 　　检测系统的可重构设计是检测技术的发展方向。可重构设计是指利用可重用的软硬件资源，根据不同

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：181248
    • 提供者：weixin_38608379

  1. 嵌入式系统/ARM技术中的一种改进的序列密码可重构处理结构设计

  2. 可重构计算（Reconfigurable Computing,RC），FPGA的可重构运算分为动态系统重构和静态系统重构。FPGA（现场可编程门阵列）动态重构技术，是指基于SRAM编程和专门结构的FPGA,在一定条件下，不仅具有在系统重新配置电路功能的特性，同时还具有在系统动态重构电路逻辑的能力。换言之，FPGA动态可重构技术就是对FPGA的全部或者部分逻辑资源实现在系统的动态的功能变换，动态可重构FPGA则是基于动态重构技术的一种可在系统实现动态配置的新型FPGA芯片。相对于静态系统重构，动态

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：208896
    • 提供者：weixin_38528888

  1. 嵌入式系统/ARM技术中的基于国产多核处理器的可重构计算机设计（一）

  2. 摘要：为了解决基于并行总线结构的抗恶劣环境计算机通用性差的问题，提出了一种基于国产多核处理器的可重构计算机的设计方法，该方法包括了基于国产多核处理器的可重构计算机的主要设计思路和实现过程；在该方法中通过采用国产多核处理器提高了计算机性能，采用FPGA实现可重构设计，通过可重构设计在硬件完成生产后可以对计算机的功能重新构建，提高了计算机的通用性；目前，该方法应经投入应用，在应用过程中取得了良好的效果。 　　0 引言 　　当前国际先进抗恶劣环境计算机相关产品的具有一个显着特征，即采用由超大规模F

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：63488
    • 提供者：weixin_38676500

  1. 嵌入式系统/ARM技术中的基于国产多核处理器的可重构计算机设计（二）

  2. 相关信息： 基于国产多核处理器的可重构计算机设计（一）   　　2.1.1 器件选型 　　计算机器件的选型不仅关系到计算机的整体性能，更重要的是，直接影响到潜在用户目标系统在开发时硬件设计的复杂度。因此在完成预期功能要求的前提下，计算机元器件的选型应该充分的考虑计算机的应用环境，如元器件工作与存储的温度范围等。 　　2.1.2 内存设计 　　龙芯3A处理器上集成2个DDR2通道，每个通道支持的容量为1GB,两个通道共2GB.每个通道采用8颗16位位宽1GB的内存颗粒，两个通道共16颗

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：161792
    • 提供者：weixin_38653664

  1. 一种基于NiosⅡ的可重构DSP系统设计[图]

  2. 一种基于NiosⅡ的可重构DSP系统设计[图],摘要：应用NiosⅡ嵌入式软核处理器所具有的可自定义指令的特点，本文提出了一种具有常规DSP功能的N

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：132096
    • 提供者：weixin_38665944

  1. 一种基于VxWorks的可重构软件框架设计

  2. 介绍了一种基于VxWorks嵌入式操作系统的软件框架设计和实现。该软件框架是一种运行于操作系统和应用组件之间的中间件。它具有系统资源的管理及应用组件加卸载的能力。通过该框架实现了嵌入式软件可重构。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：217088
    • 提供者：weixin_38693419

  1. 嵌入式系统/ARM技术中的FPGA动态局部可重构中基于TBUF总线宏设计

  2. 引 言 　　FPGA动态局部可重构技术是指允许可重构的器件或系统的一部分进行重新配置，配置过程中其余部分的工作不受影响。动态局部可重构缩短了重构的时间，减少了系统重构的开销，提高了系统的运行效率。局部动态可重构技术中通常将系统划分为固定模块和可重构模块。可重构模块与其他模块之间的通信(包括可重构模块和固定模块之间、可重构模块和可重构模块之间)都是由总线宏实现的。 　　动态可重构技术在FPGA中的实现是Xilinx公司首先提出的，并且提供了相应的开发工具和开发流程。他们从Virtex系列器件开

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：199680
    • 提供者：weixin_38713412

  1. 嵌入式系统/ARM技术中的嵌入式可重构的多DSP图像并行处理系统

  2. 引 言 　　随着多媒体图像处理应用的迅速发展，体积小、重量轻、结构灵活、处理能力强的嵌入式数字图像处理系统在工业、医学等方面都有越来越广泛的需求。实时性高、计算复杂、数据量大是图像处理系统面临的重大挑战。并行计算是提高处理速度最有效的技术之一，图像并行处理技术为提高图像处理效率提供了广阔的空间。图像并行处理包括并行算法和多处理器并行硬件系统，图像处理并行算法的执行效率依赖于多处理器系统的硬件结构。通常，一种并行结构只适合于一类并行算法的映射。 　　20世纪90年代至今，图像并行处理技术一直是

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：413696
    • 提供者：weixin_38664427

  1. 单片机与DSP中的一种基于NiosⅡ的可重构DSP系统设计

  2. 摘 要：应用Nios II嵌入式软核处理器所具有的可自定义指令的特点，本文提出了一种具有常规DSP功能的Nios II系统SOPC解决方案。用户可通过Matlab和DSP Builder或VHDL语言来设计复数乘法器、整数乘法器、浮点乘法器等硬件模块，再将它们定制为相应的指令，从而实现软件的灵活性和硬件高速性的结合。关键词：SOPC；Nios II嵌入式软核处理器；FPGA；DSP 引言　　为了解决传统DSP所面临的速度低、硬件结构不可重构、开发升级周期长和不可移植等问题，本文应用Altera

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：92160
    • 提供者：weixin_38653385

  1. 单片机与DSP中的一种基于Nios II的可重构DSP系统设计

  2. 引言 为了解决传统DSP所面临的速度低、硬件结构不可重构、开发升级周期长和不可移植等问题，本文应用Altera公司推出的NiosIl嵌入式软核处理器，提出了一种具有常规DSP的NiosII系统功能SOPC解决方案。由于可编程的NiosII核含有许多可配置的接口模块，用户可根据设计要求，利用QuartusII和SOPC Builder对NiosII及其外围系统进行构建。用户还可通过Matlab和DSP Builder，或直接用VHDL等硬件描述语言，为NiosII嵌入式处理器设计各类硬件模块，并

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：86016
    • 提供者：weixin_38667408
« 12 3 4 5 »