注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第1页到76页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：18874368
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第77页到140页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virte

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：19922944
    • 提供者：jiemizhe000

  1. 计算机等级考试四级嵌入式系统开发工程师复习要点汇总.pdf

  2. 计算机等级考试四级嵌入式系统开发工程师复习要点汇总O随光 评enku.sui.me (1)调度:给定一组实时任务和系统资源,确定每个任务何时何地执行的整 个过程。 (2)抢占式调度:通常是优先级驱动的调度,如uCOS。优点是实时性好 反应快,调度算法相对简单,可以保证高优先级任务的时间约束;缺点是上下文 切换多 (3)非抢占式调度:通常是按时间片分配的调度,不允许任务在执行期间被 中断,仟务一旦占用处理器就必须执行完毕或自愿放弃,如 Wince。优点是上 下文切换少;缺点是处理器有效资源利用率低

  3. 所属分类：嵌入式

    • 发布日期：2019-08-17
    • 文件大小：392192
    • 提供者：qq_33211808

  1. 嵌入式实时操作系统

  2. 嵌入式实时操作系统架构基础，深入浅出，快速掌握操作系统原理。freertos，rtx,ucos原理大同小异。目录 第1章绪论 1.1嵌入式系统的发展历史……………… 1.2嵌入式实时操作系统的特点 1.3基于嵌入式实时操作系统的程序设计技术… 第2章开发环境 dtah*.a 2.1嵌入式实时操作系统的选择…… 2.2CPU芯片的选择 667 2.3嵌入式实时操作系统的移植…… 2.4开发调试环境的建立 2.5工程模板的使用…… 单·;··中·..甲·.:.a"·a···:·::::.a:a 2.

  3. 所属分类：硬件开发

    • 发布日期：2019-02-23
    • 文件大小：48234496
    • 提供者：sflyhx

  1. 嵌入式同步时钟系统的设计与实现详解

  2. 本文给出了嵌入式同步时钟系统的设计方案和具体实现。在设计中采用嵌入式设计的方法把同步定时时钟部分和网络通信部分嵌入到同一块电路板上，使系统既降低了成本又方便了在线维护，可用作诸如路由器、交换机等同步网络设备中的时钟模块。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：172032
    • 提供者：weixin_38667697

  1. 嵌入式同步时钟系统的设计与实现详解

  2. 同步时钟系统是同步设备中实现同步通信的核心，因此，要实现数字同步网的设备同步就要求同步时钟系统一方面要能提供精确的定时同步，另一方面还要能方便实现网络管理中心对同步时钟的管理。本文详细介绍了利用嵌入式微控制器MSP430单片机和数字锁相环(DPLL)来实现嵌入式同步时钟系统的方案和设计实例。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：173056
    • 提供者：weixin_38719890

  1. 嵌入式系统/ARM技术中的嵌入式同步时钟系统的设计与实现详解

  2. 同步时钟系统是同步设备中实现同步通信的核心，因此，要实现数字同步网的设备同步就要求同步时钟系统一方面要能提供精确的定时同步，另一方面还要能方便实现网络管理中心对同步时钟的管理。本文详细介绍了利用嵌入式微控制器ＭＳＰ４３０单片机和数字锁相环（ＤＰＬＬ）来实现嵌入式同步时钟系统的方案和设计实例。 　　系统总体结构 　　同步设备的同步时钟系统要求能达到３级时钟标准，可使用从ＳＤＨ网络上提取的时钟或外部时钟源来作为同步的基准时钟信号，同时也可以通过时钟模块自振来产生时钟信号。产生的这些同步时钟信号为

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：155648
    • 提供者：weixin_38708223